[實用新型]3D存儲器件有效
| 申請?zhí)枺?/td> | 201821580027.2 | 申請日: | 2018-09-27 |
| 公開(公告)號: | CN208797000U | 公開(公告)日: | 2019-04-26 |
| 發(fā)明(設計)人: | 駱中偉;何佳;韓玉輝;劉藩東;華文宇;夏志良 | 申請(專利權)人: | 長江存儲科技有限責任公司 |
| 主分類號: | H01L27/11573 | 分類號: | H01L27/11573;H01L27/11578 |
| 代理公司: | 北京成創(chuàng)同維知識產權代理有限公司 11449 | 代理人: | 蔡純;張靖琳 |
| 地址: | 430074 湖北省武漢市洪山區(qū)東*** | 國省代碼: | 湖北;42 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 柵疊層結構 存儲器件 隔離層 絕緣疊層 襯底 導電通道 交替堆疊 柵極導體 絕緣層 垂直 孔洞 穿過 層間絕緣層 平滑曲面 第一層 外側壁 犧牲層 短路 貫穿 平滑 溝道 良率 環(huán)繞 申請 | ||
1.一種3D存儲器件,其特征在于,包括:
襯底;
位于所述襯底上方的柵疊層結構,所述柵疊層結構包括交替堆疊的多個柵極導體和多個第一層間絕緣層;
沿垂直于所述襯底的方向穿過所述柵疊層結構的絕緣疊層結構,所述絕緣疊層結構包括交替堆疊的多個犧牲層和多個第二層間絕緣層;
沿垂直于所述襯底的方向穿過所述柵疊層結構的隔離層,所述隔離層環(huán)繞所述絕緣疊層;
貫穿所述柵疊層結構的多個溝道柱;以及
貫穿所述絕緣疊層結構的導電通道,
其中,所述隔離層的外側壁的至少一部分為平滑曲面。
2.根據(jù)權利要求1所述的3D存儲器件,其特征在于,所述隔離層在垂直于堆疊方向上的橫截面為包括選自圓環(huán)、橢圓環(huán)和跑道環(huán)中的任一種。
3.根據(jù)權利要求1所述的3D存儲器件,其特征在于,所述隔離層的材料包括絕緣物質。
4.根據(jù)權利要求1所述的3D存儲器件,其特征在于,所述第一層間絕緣層與第二層間絕緣層的材料相同。
5.根據(jù)權利要求1所述的3D存儲器件,其特征在于,所述柵疊層結構中的多個所述柵極導體與所述絕緣疊層結構中的多個所述犧牲層一一對應,每個所述柵極導體與對應的所述犧牲層位于同一層。
6.根據(jù)權利要求1所述的3D存儲器件,其特征在于,所述隔離層沿周向方向具有均勻厚度。
7.根據(jù)權利要求1所述的3D存儲器件,其特征在于,所述柵疊層結構包括核心區(qū)和包圍所述核心區(qū)的臺階區(qū),
所述存儲器件還包括:鄰近所述隔離層的至少一部分外側壁的多個假溝道柱,所述假溝道柱穿過所述柵疊層結構的核心區(qū)。
8.根據(jù)權利要求7所述的3D存儲器件,其特征在于,所述多個假溝道柱中的至少一些假溝道柱與所述隔離層之間的距離比所述至少一些假溝道柱與所述溝道柱之間的距離更小。
9.根據(jù)權利要求1所述的3D存儲器件,其特征在于,所述導電通道包括多個導電柱組成的陣列。
10.根據(jù)權利要求1所述的3D存儲器件,其特征在于,還包括:位于所述襯底中的CMOS電路,所述導電通道提供所述CMOS電路與外部電路之間的電連接。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于長江存儲科技有限責任公司,未經長江存儲科技有限責任公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201821580027.2/1.html,轉載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L27-00 由在一個共用襯底內或其上形成的多個半導體或其他固態(tài)組件組成的器件
H01L27-01 .只包括有在一公共絕緣襯底上形成的無源薄膜或厚膜元件的器件
H01L27-02 .包括有專門適用于整流、振蕩、放大或切換的半導體組件并且至少有一個電位躍變勢壘或者表面勢壘的;包括至少有一個躍變勢壘或者表面勢壘的無源集成電路單元的
H01L27-14 . 包括有對紅外輻射、光、較短波長的電磁輻射或者微粒子輻射并且專門適用于把這樣的輻射能轉換為電能的,或適用于通過這樣的輻射控制電能的半導體組件的
H01L27-15 .包括專門適用于光發(fā)射并且包括至少有一個電位躍變勢壘或者表面勢壘的半導體組件
H01L27-16 .包括含有或不含有不同材料結點的熱電元件的;包括有熱磁組件的





