[實用新型]三維存儲器

有效

• 申請號: 201821551046.2
• 申請日: 2018-09-21
• 公開（公告）號: CN209016057U
• 公開（公告）日: 2019-06-21
• 發明（設計）人: 肖莉紅;胡斌
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11529
• 分類號: H01L27/11529;H01L27/11551;H01L27/11573;H01L27/11578
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 駱希聰

本實用新型提供一種三維存儲器，包括階梯結構，所述階梯結構具有多個臺階，每個臺階包括從上到下交替堆疊的至少一柵極層和至少一介質層，至少其中之一所述柵極層的邊緣構成所述臺階的頂表面，所述臺階的頂表面上形成有導電層，所述導電層上連接有接觸部。與現有技術相比，由于柵極層上覆蓋有導電層，導致柵極層的厚度更厚，不容易被蝕穿，因此發生刻蝕穿通的風險大為降低。

技術領域

本實用新型主要涉及半導體制造領域，尤其涉及一種三維存儲器。

背景技術

為了克服二維存儲器件的限制，業界已經研發了具有三維(3D)結構的存儲器件，通過將存儲器單元三維地布置在襯底之上來提高集成密度。

在例如3D NAND閃存的三維存儲器件中，存儲陣列可包括核心(core)區和階梯區。階梯區用來供存儲陣列各層中的柵極層引出接觸部。這些柵極層作為存儲陣列的字線，執行編程、擦寫、讀取等操作。

在3D NAND閃存的制作過程中，在階梯區的各級階梯結構上刻蝕形成接觸孔，然后填充接觸孔，從而引出柵極層的電信號。在實際生產過程中，由于3D-NAND閃存階梯層數多，在接觸孔刻蝕步驟中，為了保證下層階梯能夠被順利引出，上層階梯容易被過刻蝕(OverEtch)，出現刻蝕穿通(Punch Through)，導致柵極金屬層之間相互短接，降低產品良率。

為了解決上述問題，往往需要進行多次光照和刻蝕，從而降低每次刻蝕時的深度差。

實用新型內容

本實用新型要解決的技術問題是一種三維存儲器，可以克服字線連接區的刻蝕缺陷等問題，且不必進行多次光照和刻蝕。

為解決上述技術問題，本實用新型提供了一種三維存儲器，包括階梯結構，所述階梯結構具有多個臺階，每個臺階包括從上到下交替堆疊的至少一柵極層和至少一介質層，至少其中之一所述柵極層的邊緣構成所述臺階的頂表面，所述臺階的頂表面上形成有導電層，所述導電層上連接有接觸部。

在本實用新型的一實施例中，相鄰臺階的所述導電層在所述堆疊結構的底面上的投影首尾相連。

在本實用新型的一實施例中，所述導電層與柵極層的材質相同。

在本實用新型的一實施例中，所述導電層與柵極層的材質都是鎢或鈷。

在本實用新型的一實施例中，所述導電層的厚度為10-100nm。

在本實用新型的一實施例中，在所述臺階的頂表面上形成導電層的方法為物理氣相沉積、金屬濺射或金屬蒸鍍。

在本實用新型的一實施例中，所述階梯結構還包括貫穿所述階梯結構的虛擬溝道孔。

在本實用新型的一實施例中，在導電層上連接接觸部的方法包括：在階梯結構上覆蓋絕緣層，對所述階梯結構上覆蓋的所述絕緣層進行刻蝕，以在所述階梯結構的各個臺階的頂表面形成露出所述柵極層的若干接觸孔。

在本實用新型的一實施例中，在階梯結構上覆蓋絕緣層還包括平坦化所述絕緣層。

在本實用新型的一實施例中，所述階梯結構的下方還包括外圍電路器件。

與現有技術相比，本實用新型具有以下優點：本實用新型提供了一種三維存儲器，三維存儲器的半導體器件中包括核心區和階梯區，階梯區具有階梯結構，階梯結構具有多個臺階，每個臺階包括從上到下交替堆疊的至少一柵極層和至少一介質層，至少其中之一柵極層的邊緣構成臺階的頂表面，臺階的頂表面上形成有導電層，導電層上連接有接觸部。可以看到，由于柵極層上覆蓋有導電層，導致柵極層的厚度更厚，不容易被蝕穿，因此發生刻蝕穿通的風險大為降低。

附圖說明

為讓本實用新型的上述目的、特征和優點能更明顯易懂，以下結合附圖對本實用新型的具體實施方式作詳細說明，其中：