[實用新型]一種產生驅動信號死區的硬件電路

有效

• 申請號: 201821550794.9
• 申請日: 2018-09-21
• 公開（公告）號: CN208939813U
• 公開（公告）日: 2019-06-04
• 發明（設計）人: 李國杰;趙阿娟;劉洋;郝金淼
• 申請（專利權）人: 浙江云迪電氣科技有限公司
• 主分類號: H02M1/088
• 分類號: H02M1/088;H02M1/38
• 代理公司: 杭州杭誠專利事務所有限公司 33109
• 代理人: 尉偉敏

本實用新型公開了一種產生驅動信號死區的硬件電路，包括或非門芯片、與門芯片、電容以及電阻，所述或非門芯片包括第一或非門以及第二或非門，所述與門芯片包括第一與門以及第二與門。本實用新型提供了一種產生驅動信號死區的硬件電路，通過RC濾波電路和邏輯門電路產生硬件死區，在程序出錯時，只通過硬件電路也能實現信號死區的生成，形成第二道保險，提高了可靠性。

技術領域

本實用新型涉及一種硬件電路，特別涉及一種產生驅動信號死區的硬件電路。

背景技術

IGBT等功率器件工作時需要上下橋臂交替開關，如果同時導通會造成上下橋臂短路，需要加入死區防止上下橋臂同時導通。目前大部分驅動信號死區時間都由單片機通過編寫軟件產生，當軟件出現意外時容易導致驅動信號失控，造成IGBT上下橋臂短路燒毀，所以可靠性差；也有通過硬件電路結合軟件程序控制上下橋臂產生死區，但是這種方法成本較高且可靠性同樣較低。以下列舉兩個對比文件。

公開號 CN104734678A的發明申請涉及的是基于FPGA的PWM死區時間生成方法，這種基于FPGA的PWM死區時間生成方法：一、在DSP中將低頻正弦波與高頻三角波進行比較，將正弦波調制成兩路高頻互補的PWM波，輸出到FPGA中；二、利用LabVIEW平臺，在單周期循環中捕捉PWM信號的上升沿，當判斷出上升沿時設置延時參數，此時輸出低電平；每次循環將參數減一，直到參數為零時，輸出高電平；FPGA晶振為40MHz，單周期循環時間為25ns，從而實現了延時輸出，通過調節參數可實現死區時間的控制；三、將程序編譯為位文件下載到FPGA中，實現了基于FPGA的PWM死區時間生成。該發明在FPGA中執行死區程序，程序運行精確可靠，死區時間可以精確到納秒級別遠高于傳統的微處理器。

授權公告號 CN104901577B的發明公開了一種三相逆變器死區時間在線調整及補償方法，通過在線調整死區時間，同時將死區電壓調制成基波與三倍頻方波的合成電壓，消除了死區造成的諧波電壓對電流的影響。該發明方法克服了電流過零時，死區時間接近0的缺點，同時無需檢測電流方向，計算簡單，容易實現，具有工程實用價值。

以上兩種對比文件中都涉及信號死區的生成，但是都依賴程序控制來實現，一旦程序出錯將無法生成死區，對電子元件造成損壞，同時這種方法提高了制作成本，可靠性較差。

實用新型內容

針對傳統信號死區生成需要完全依賴程序的問題，本實用新型提供了一種產生驅動信號死區的硬件電路，在程序出錯時，只通過硬件電路也能實現信號死區的生成，形成第二道保險，提高了可靠性。

以下是本實用新型的技術方案。

一種產生驅動信號死區的硬件電路，包括或非門芯片、與門芯片、電容以及電阻，所述或非門芯片包括第一或非門以及第二或非門，所述與門芯片包括第一與門以及第二與門，所述第一或非門的第一輸入端連接初始上橋臂驅動信號以及第一與門的第一輸入端，第一或非門的第二輸入端連接第一電容的第一端以及第一電阻的第一端，第一電容的第二端接地，第一電阻的第二端連接初始上橋臂驅動信號，第一或非門的輸出端連接第二與門的第二輸入端，第二或非門的第一輸入端連接初始下橋臂驅動信號以及第二與門的第一輸入端，第二或非門的第二輸入端連接第二電容的第一端以及第二電阻的第一端，第二電容的第二端接地，第二電阻的第二端連接初始下橋臂驅動信號，第二或非門的輸出端連接第一與門的第二輸入端，第一與門的輸出端作為上橋臂驅動信號輸出端，第二與門的輸出端作為下橋臂驅動信號輸出端。本技術方案通過兩個RC濾波電路、一個或非門芯片以及一個與門芯片實現對信號的處理，當PWMH和PWML的信號變化時，RC濾波電路所連接的芯片端口電平變化有延時，隨后信號從經過芯片到輸出也存在一個較小延時，這兩個延時效果疊加起來產生了驅動信號死區，其中RC濾波電路的延時可以通過調整電阻和電容的值來控制，所以本技術方案的信號死區的時間是可以調整的。

作為優選，所述或非門芯片為74HC02，所述與門芯片為74HCT08。這兩種芯片技術較為成熟，成本較低，可靠性高，適于使用。