[實用新型]3D存儲器件

有效

• 申請號: 201821533250.1
• 申請日: 2018-09-19
• 公開（公告）號: CN208796998U
• 公開（公告）日: 2019-04-26
• 發明（設計）人: 胡斌;肖莉紅
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11551
• 分類號: H01L27/11551;H01L27/11578
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 范芳茗;高青

本申請公開了一種3D存儲器件。該3D存儲器件包括：半導體襯底；溝道柱，位于半導體襯底上；以及第一柵疊層結構和第二柵疊層結構，每個柵疊層結構與溝道柱鄰接，并分別包括多個柵極導體和多個層間絕緣層，3D存儲器件還包括貫穿溝道柱的第一隔離結構，第一隔離結構將第一柵疊層結構與第二柵疊層結構分隔，其中，在與半導體襯底表面垂直的方向上，每個柵疊層結構的多個柵極導體和多個層間絕緣層交替堆疊，并且第一柵疊層結構的柵極導體和第二柵疊層結構的柵極導體錯開設置。通過將第一柵疊層結構的柵極導體和第二柵疊層結構的柵極導體錯開設置，從而增大了3D存儲器件的存儲密度，提高了3D存儲器件的空間利用率。

技術領域

本實用新型涉及存儲器技術，更具體地，涉及3D存儲器件。

背景技術

存儲器件的存儲密度的提高與半導體制造工藝的進步密切相關。隨著半導體制造工藝的特征尺寸越來越小，存儲器件的存儲密度越來越高。為了進一步提高存儲密度，已經開發出三維結構的存儲器件(即，3D存儲器件)。3D存儲器件包括沿著垂直方向堆疊的多個存儲單元，在單位面積的晶片上可以成倍地提高集成度，并且可以降低成本。

現有的3D存儲器件主要用作非易失性的閃存。兩種主要的非易失性閃存技術分別采用NAND和NOR結構。與NOR存儲器件相比， NAND存儲器件中的讀取速度稍慢，但寫入速度快，擦除操作簡單，并且可以實現更小的存儲單元，從而達到更高的存儲密度。因此，采用NAND結構的3D存儲器件獲得了廣泛的應用。

在NAND結構的3D存儲器件中，主要包括柵疊層結構、貫穿柵疊層結構的溝道柱以及導電通道，采用柵疊層結構提供選擇晶體管和存儲晶體管的柵極導體，采用溝道柱提供選擇晶體管和存儲晶體管的溝道層與柵介質疊層，以及采用導電通道實現存儲單元串的互連。然而，隨著柵疊層結構的層數越來越多，在柵疊層結構中，柵極導體與用于分隔柵極導體的絕緣層同時增加，絕緣層占用了3D存儲器件中大量的空間，不僅增大了3D存儲器件的尺寸，而且降低了空間的利用率。

期望進一步改進3D存儲器件的結構及其制造方法，從而提高3D存儲器件的存儲密度，減小3D存儲器件的尺寸。

實用新型內容

本實用新型的目的是提供一種改進的3D存儲器件，通過將第一柵疊層結構的柵極導體和第二柵疊層結構的柵極導體錯開設置，從而增大了3D存儲器件的存儲密度，提高了3D存儲器件的空間利用率。

根據本實用新型提供的一種3D存儲器件，包括：半導體襯底；溝道柱，位于所述半導體襯底上；以及第一柵疊層結構和第二柵疊層結構，每個柵疊層結構與所述溝道柱鄰接，并分別包括多個柵極導體和多個層間絕緣層，所述3D存儲器件還包括貫穿所述溝道柱的第一隔離結構，所述第一隔離結構將所述第一柵疊層結構與所述第二柵疊層結構分隔，其中，在與所述半導體襯底表面垂直的方向上，每個所述柵疊層結構的所述多個柵極導體和所述多個層間絕緣層交替堆疊，并且所述第一柵疊層結構的柵極導體和所述第二柵疊層結構的柵極導體錯開設置。

優選地，所述第一隔離結構的材料包括碳化硅。

優選地，所述第一柵疊層結構的層間絕緣層的材料選自氧化物與氮化物中的一種，所述第二柵疊層結構的層間絕緣層的材料選自氧化物與氮化物中的另一種。

優選地，所述第一隔離結構將所述溝道柱均分。

優選地，所述多個溝道柱呈陣列排布，每列所述溝道柱與相鄰列的所述溝道柱錯位排列。

優選地，每列所述溝道柱被同一所述第一隔離結構分隔。

優選地，還包括柵線縫隙，貫穿所述柵疊層結構，所述多個溝道柱位于所述柵線縫隙之間。