[實用新型]一種基于以太網傳輸的FPGA幸運成像裝置

有效

• 申請號: 201821515641.0
• 申請日: 2018-09-17
• 公開（公告）號: CN209002059U
• 公開（公告）日: 2019-06-18
• 發明（設計）人: 李彬華;陳朕;何春;金建輝
• 申請（專利權）人: 昆明理工大學
• 主分類號: H04N5/225
• 分類號: H04N5/225;H04N5/232;H04N7/18
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種基于以太網傳輸的FPGA幸運成像裝置，其特征在于：包括上位機、FPGA芯片、以太網芯片、DDR3芯片、VGA接口、VGA顯示器；

所述上位機與以太網芯片連接，以太網芯片通過FPGA芯片中的FIFO模塊與DDR3芯片連接，FPGA芯片通過VGA接口與VGA顯示器連接；

所述上位機用于通過千兆以太網的UDP協議發送圖像到以太網芯片；

所述以太網芯片用于接收上位機傳送過來的圖像數據后將數據通過FPGA芯片中的FIFO模塊傳給DDR3芯片；

所述DDR3芯片用于存儲圖像數據；

所述FPGA芯片用于讀取DDR3芯片內的圖像數據進行幸運成像處理，得到高分辨率圖像通過VGA接口發送給VGA顯示器進行顯示，且通過以太網芯片回傳給上位機。

2.根據權利要求1所述的基于以太網傳輸的FPGA幸運成像裝置，其特征在于：所述上位機采用有千兆以太網收發功能的PC或者具有以太網接口的相機。

3.根據權利要求1所述的基于以太網傳輸的FPGA幸運成像裝置，其特征在于：所述FPGA芯片采用XC6SLX16，以太網芯片由以太網接收芯片和發送芯片組成，均采用RTL8211EG以太網PHY芯片，DDR3芯片采用MT41J64M16LA-187E。

4.根據權利要求3所述的基于以太網傳輸的FPGA幸運成像裝置，其特征在于：所述FPGA芯片XC6SLX16的Bank0(U1B)與以太網芯片RTL8211EG連接；所述FPGA芯片XC6SLX16的Bank3(U1D)與DDR3芯片MT41J64M16LA-187E連接；所述FPGA芯片XC6SLX16的Bank0(U1A)與VGA接口(J23)連接；FPGA芯片XC6SLX16的Bank1(U1B)與VGA接口(J23)連接。

5.根據權利要求3所述的基于以太網傳輸的FPGA幸運成像裝置，其特征在于：所述FPGA芯片XC6SLX16的Bank0(U1B)的腳K17、J18、J16、H18、H17、L16、L15、K16、K15、L13、L12、K14、J13、G18、G16、H16、H15、H14、H13、F18、F17、K13、K12、E18、E16、G13、H12、D18、D17、G14分別接上以太網芯片RTL8211EG上的腳E_TXEN、E_TXER、E_RESET、CMOS_PCLK、CMOS_XCLK、E_TXC、E_TXD7、E_TXD6、E_TXD5、E_TXD4、E_TXD3、E_TXD2、E_TXD1、E_TXD0、E_RXDV、E_RXER、E_RXD7、E_RXD6、E_RXD5、E_RXD4、E_RXD3、E_RXD2、E_RXD1、E_RXD0、E_COL、E_CRS、E_MDC、E_MDIO。