[實用新型]一種基于PCI接口的多通道通用示波卡及系統

有效

• 申請號: 201821503482.2
• 申請日: 2018-09-13
• 公開（公告）號: CN208872796U
• 公開（公告）日: 2019-05-17
• 發明（設計）人: 劉博;張云
• 申請（專利權）人: 北京數采精儀科技有限公司
• 主分類號: G01R13/02
• 分類號: G01R13/02
• 代理公司: 北京知呱呱知識產權代理有限公司 11577
• 代理人: 孫進華;吳林

1.一種基于PCI接口的多通道通用示波卡，其特征在于，所述通用示波卡插入上位機的PCI卡槽中，所述通用示波卡包括：

PCI接口電路、現場可編程門陣列FPGA以及至少兩條模擬接收通道；

所述PCI接口電路建立所述FPGA和上位機之間的通信連接；

所述FPGA分別和所述至少兩條模擬接收通道中的每一條模擬接收通道電連接；

所述FPGA用于通過所述PCI接口接收用戶通過上位機傳輸的第一控制指令，所述第一控制指令用于指示所述FPGA開啟所述至少兩條模擬接收通道中的一條或兩條以上模擬接收通道；

以及通過所述PCI接口接收用戶通過上位機傳輸的第二控制指令，所述第二控制指令用于指示所述FPGA分別傳輸控制參數至根據第一控制指令開啟的所述一條或兩條以上模擬接收通道；

所述一條或兩條以上模擬接收通道用于根據所述控制參數對外部輸入的信號進行并行處理；

獲取處理后的數據后，并行發送至所述FPGA；

所述FPGA具體用于當確定所述數據滿足預設的觸發條件時，按照預設的觸發方式，將所述數據存儲至外部的存儲器，其中不同模擬接收通道處理后的數據存儲至存儲器的不同位置；

且當檢測到上位機讀取數據指令，從所述存儲器中讀取所述數據后，傳送給上位機，以便所述上位機對所述數據進行并行顯示，其中所述預設的觸發方式與所述預設的觸發條件對應。

2.根據權利要求1所述的通用示波卡，其特征在于，所述每一條模擬接收通道均包括：

信號幅度控制裝置、信號采集裝置以及存儲器；

所述信號幅度控制裝置、信號采集裝置以及存儲器分別和所述FPGA電連接；

所述控制參數包括：信號幅度調整參數和采樣時鐘信號的頻率；

所述信號幅度控制裝置用于根據所述信號幅度調整參數對輸入信號幅度進行調整，獲取調整后的信號；

所述信號采集裝置用于，根據所述采樣時鐘信號的頻率，對所述調整后的信號進行采集，獲取采集的數據。

3.根據權利要求2所述的通用示波卡，其特征在于，信號幅度控制裝置具體包括：信號接口、檔位選擇器、壓控放大器以及數字模擬轉換器DAC；

所述FPGA分別與所述檔位選擇器以及所述DAC電連接；所述信號接口與所述檔位選擇器連接；

所述DAC與所述壓控放大器電連接；

所述信號接口用于接收外部輸入的輸入信號；

所述信號幅度參數包括：檔位量程參數和/或放大倍數；

所述檔位選擇器用于，根據所述檔位量程參數選擇檔位量程后，將所述信號接口輸入的輸入信號經過已選擇的檔位量程對應的通道輸出；

和/或，

所述DAC用于，將所述放大倍數轉換為電壓信號作用于所述壓控放大器上；

所述壓控放大器用于，根據所述電壓信號對所述檔位選擇器輸出的信號進行放大。

4.根據權利要求3所述的通用示波卡，其特征在于，所述壓控放大器具體包括：低噪聲高速運算放大器和壓控增益放大器；

所述低噪聲高速運算放大器用于對所述檔位選擇器輸出的信號進行第一級放大；

所述壓控增益放大器，用于對所述經過所述低噪聲高速運算放大器進行第一級放大后的信號進行第二級增益放大。

5.根據權利要求3所述的通用示波卡，其特征在于，所述信號采集裝置包括：低失真差分放大器、濾波器、模擬數字轉換器ADC以及緩沖器；

所述低失真差分放大器用于將所述壓控放大器進行放大后的信號轉換為差分信號；

所述濾波器用于對所述差分信號進行濾波；

所述ADC用于將經過濾波后的差分信號轉換為數字信號；

所述緩沖器用于對所述數字信號進行緩沖后輸入至所述FPGA。

6.根據權利要求5所述的通用示波卡，其特征在于，所述ADC具體用于：根據所述FPGA輸出的采樣時鐘信號，對所述差分信號進行模擬數字AD轉換。

7.根據權利要求1-6任一項所述的通用示波卡，其特征在于，所述控制指令以關鍵字形式體現。