[實用新型]一種基于封裝測試的印制電路板有效
| 申請?zhí)枺?/td> | 201821476356.2 | 申請日: | 2018-09-10 |
| 公開(公告)號: | CN209218452U | 公開(公告)日: | 2019-08-06 |
| 發(fā)明(設(shè)計)人: | 梁建;羅雄科 | 申請(專利權(quán))人: | 上海澤豐半導(dǎo)體科技有限公司 |
| 主分類號: | H05K1/02 | 分類號: | H05K1/02;H05K1/16 |
| 代理公司: | 上海碩力知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31251 | 代理人: | 郭桂峰 |
| 地址: | 200233 上海市徐*** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 封裝測試 中間層 頂層 印制電路板 電容層 信號層 從上至下 電氣連接 依次設(shè)置 印制電路 電源層 電源性 接地層 電容 去耦 申請 | ||
本實用新型公開了一種基于封裝測試的印制電路板,包括:從上至下依次設(shè)置的頂層,中間層,以及底層;在所述中間層包括接地層,電源層,電容層以及信號層;所述頂層與所述底層通過所述中間層電氣連接;所述電容層設(shè)置在所述頂層與所述信號層之間。一種基于封裝測試的印制電路板,本申請的設(shè)置改變的了現(xiàn)有設(shè)計中過孔過長的問題,從根本上解決了電容去耦的問題,使其電源性更加。
技術(shù)領(lǐng)域
本實用新型涉及芯片測試領(lǐng)域,尤其涉及一種基于封裝測試的印制電路板。
背景技術(shù)
在芯片生產(chǎn)過程中,需要通過測試手段保證芯片的各項功能符合設(shè)計要求。而芯片測試又可分成兩類測試,第一類是晶元封裝前的測試,第二類是晶元封裝后的測試。這其中,第一類的測試需要使用探針卡(probe card)進(jìn)行測試,第二類需要使用載板(loadboard)進(jìn)行測試。
圖1目前比較成熟的垂直探針卡測試結(jié)構(gòu),圖2是成熟載板的結(jié)構(gòu)示意圖;結(jié)合以上兩幅示意圖簡述電源供電結(jié)構(gòu):芯片測試時,工作電源由測試機(Tester)供應(yīng),經(jīng)過PCB等互連結(jié)構(gòu),最終將電源供應(yīng)給芯片(chip或wafer)。由于機臺至芯片的供電路徑很長,電源供電路徑的電感較大,為完成良好的電源供電,通常需要在供電路徑上添加各種封裝及容值的電容器件來改善電源性能,尤其芯片附近,需要添加大量0.1uF電容用于去耦。但由于測試機臺的結(jié)構(gòu)要求,測試載板或者探針卡的設(shè)計厚度通常在150mil以上,甚至可以達(dá)到300mil以上,而電容擺放位置只能放置在Test side,因此PCB上的電容距離芯片pin或bump始終太遠(yuǎn),電容去耦效果不佳。
圖3所示,去耦電容均分布在Tester side(測試機臺一側(cè)),板厚影響去耦電容的效果,使得電容供電效果不理想。
基于以上存在的技術(shù)問題,本申請?zhí)峁┝私鉀Q以上技術(shù)問題的技術(shù)方案。
發(fā)明內(nèi)容
本實用新型的目的是提供一種基于封裝測試的印制電路板,本申請的設(shè)置改變的了現(xiàn)有設(shè)計中過孔過長的問題,從根本上解決了電容去耦的問題,使其電源性更加。
本實用新型提供的技術(shù)方案如下:
一種基于封裝測試的印制電路板,包括:從上至下依次設(shè)置的頂層,中間層,以及底層;在所述中間層包括接地層,電源層,電容層以及信號層;所述頂層與所述底層通過所述中間層電氣連接;所述電容層設(shè)置在所述頂層與所述信號層之間。
本申請中,將電容設(shè)置位置進(jìn)行改進(jìn),即在現(xiàn)有技術(shù)的測試板中增加一個電容層,改變了傳統(tǒng)的將電容層焊接的印制電路板的頂層,這樣造成的過孔過程,本申請的印制電路板是由從上至下依次設(shè)置的頂層,中間層,以及底層;在中間層包括接地層,電源層,電容層以及信號層;頂層與底層通過中間層電氣連接;電容層設(shè)置在頂層與信號層之間。本申請的設(shè)置改變的了現(xiàn)有設(shè)計中過孔過長的問題,從根本上解決了電容去耦的問題,使其電源性更加。
進(jìn)一步優(yōu)選的,包括:從所述頂層開始,依次向下至第一接地層、電源層以及第二接地層構(gòu)成所述印制電路板的上板面;從所述信號層開始,向下至所述底層構(gòu)成所述印制電路板的下板面;所述信號層設(shè)置在所述上板面和所述下板面之間。
進(jìn)一步優(yōu)選的,包括:所述電容層設(shè)置在上板面的第二接地層與所述下板面的信號層之間。
進(jìn)一步優(yōu)選的,包括:所述電容層上設(shè)置多個電容;且焊盤的方向一致;當(dāng)電容的焊盤設(shè)置在靠近所述上板面一側(cè)時,在所述印制電路板的上板面靠近所述電容板一側(cè)設(shè)置多個用于容置電容的容腔。
進(jìn)一步優(yōu)選的,包括:所述電容層上設(shè)置多個電容;且焊盤的方向一致;當(dāng)電容的焊盤設(shè)置在靠近所述下板面一側(cè)時,在所述印制電路板的下板面靠近所述電容板一側(cè)設(shè)置多個用于容置電容的容腔。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海澤豐半導(dǎo)體科技有限公司,未經(jīng)上海澤豐半導(dǎo)體科技有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201821476356.2/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇:FPC結(jié)構(gòu)
- 下一篇:一種ATE的測試板





