[實(shí)用新型]一種抗干擾的橋梁應(yīng)變采集裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201821465502.1
• 申請(qǐng)日: 2018-09-07
• 公開（公告）號(hào): CN208704651U
• 公開（公告）日: 2019-04-05
• 發(fā)明（設(shè)計(jì)）人: 謝雪淳;陳經(jīng)章;林存志;陳杰煒;林熙鵬;陳航華
• 申請(qǐng)（專利權(quán)）人: 遼寧益捷科技有限公司
• 主分類號(hào): G01B7/16
• 分類號(hào): G01B7/16
• 代理公司: 福州君誠(chéng)知識(shí)產(chǎn)權(quán)代理有限公司 35211
• 代理人: 戴雨君

1.一種抗干擾的橋梁應(yīng)變采集裝置，其特征在于：其包括抗干擾供電電路以及依次設(shè)置的信號(hào)調(diào)理抗干擾電路、模數(shù)轉(zhuǎn)換抗干擾電路和FPGA微處理器，橋應(yīng)變傳感器接入信號(hào)調(diào)理抗干擾電路，抗干擾供電電路分別與FPGA微處理器、信號(hào)調(diào)理抗干擾電路和模數(shù)轉(zhuǎn)換抗干擾電路連接；

信號(hào)調(diào)理抗干擾電路包括儀表放大電路和有源濾波電路，儀表放大電路用于放大輸入的有效信號(hào)，有源低通濾波電路用于濾除1500Hz以上的干擾信號(hào)；

所述模數(shù)轉(zhuǎn)換抗干擾電路包括差分AD驅(qū)動(dòng)器和24位AD采集器，差分AD驅(qū)動(dòng)器和24位AD采集器之間連接有相匹配的公模差模RC濾波網(wǎng)絡(luò);

FPGA微處理器內(nèi)嵌帶通模塊和陷波模塊；

抗干擾供電電路包括供電電池組，供電電池組輸出端加一級(jí)RLC低通濾波，供電電池組輸出至有源模擬信號(hào)處理芯片的每路線路均加一級(jí)RC低通濾波，供電電池組輸出至有源數(shù)字信號(hào)處理芯片的每路線路均加一個(gè)陶瓷去耦電容。

2.根據(jù)權(quán)利要求1所述的一種抗干擾的橋梁應(yīng)變采集裝置，其特征在于：儀表放大電路選用AD8221儀表放大器，放大倍數(shù)為60bB。

3.根據(jù)權(quán)利要求1所述的一種抗干擾的橋梁應(yīng)變采集裝置，其特征在于：有源低通濾波電路選用OPA188作為電路核心，有源低通濾波電路的低通截止頻率為1500Hz。

4. 根據(jù)權(quán)利要求1所述的一種抗干擾的橋梁應(yīng)變采集裝置，其特征在于：公模差模RC濾波 網(wǎng)絡(luò)包括電阻R3、電阻R4、電阻R5、電阻R6、電容C4、電容C5和電容C6，差分AD驅(qū)動(dòng)器的一個(gè)輸出端連接電阻R3，電阻R3的另一端分別連接電阻R5和電容C4的一端，電阻R5的另一端分別連接24位AD采集器和電容C5的一端，電容C5的另一端接地，差分AD驅(qū)動(dòng)器的另一個(gè)輸出端連接電阻R4，電阻R4的另一端分別連接電阻R6和電容C4的另一端，電阻R6的另一端分別連接24位AD采集器和電容C6的一端，電容C6的另一端接地。

5. 根據(jù)權(quán)利要求1所述的一種抗干擾的橋梁應(yīng)變采集裝置，其特征在于：電阻R3、電阻R4、電阻R5和電阻R6的阻值相同且均為33Ω，電容C4、電容C5和電容 C6的容值相同且均為10nF。

6.根據(jù)權(quán)利要求1所述的一種抗干擾的橋梁應(yīng)變采集裝置，其特征在于：RLC低通濾波的截頻頻率為15Hz。

7.根據(jù)權(quán)利要求1所述的一種抗干擾的橋梁應(yīng)變采集裝置，其特征在于：RC低通濾波的截頻頻率為30Hz。

8.根據(jù)權(quán)利要求1所述的一種抗干擾的橋梁應(yīng)變采集裝置，其特征在于：陶瓷去耦電容的容值為0.1uF。

9.根據(jù)權(quán)利要求1所述的一種抗干擾的橋梁應(yīng)變采集裝置，其特征在于：帶通模塊為6階帶通模塊，陷波模塊為可切換50Hz或60Hz的陷波模塊。