[實用新型]淺溝槽隔離結構

有效

• 申請號: 201821461597.X
• 申請日: 2018-09-07
• 公開（公告）號: CN209045527U
• 公開（公告）日: 2019-06-28
• 發明（設計）人: 穆天蕾
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 余明偉

本實用新型提供一種淺溝槽隔離結構，該結構包括：具有溝槽的半導體襯底，溝槽形成于半導體襯底中；第一二氧化硅層，形成于溝槽中并與溝槽底部之間形成空腔；第二二氧化硅層，形成于第一二氧化硅層的表面，且第二二氧化硅層的上表面與溝槽上表面齊平。通過在淺溝槽隔離結構中，將溝槽的下部分設置為空腔，上部填充介質層，形成的空腔的大小、形狀及位置等都可通過該制備方法穩定控制，從而保證器件性能的穩定和質量的提高；另外，由于空氣的相對介電常數接近于1，可有效提高淺溝槽隔離結構的絕緣效果同時降低寄生電容，從而進一步提高器件的集成度。

技術領域

本實用新型屬于半導體集成電路領域，特別是涉及一種淺溝槽隔離結構。

背景技術

半導體集成電路通常包含有源區和位于有源區之間的隔離區，這些隔離區在制造有源器件之前形成。隨著半導體技術的發展，集成電路中器件的特征尺寸越來越小，器件和系統的速度隨之提高，尤其是半導體工藝進入深亞微米階段后，隔離工藝變得越來越重要。目前，形成半導體器件有源區隔離結構的方法大多采用淺溝槽隔離工藝(Shallow TrenchIsolation，STI)。

現有技術中的淺溝槽隔離結構包含形成于半導體襯底中隔離區的溝槽或間隙，溝槽或間隙中由介電材料填滿以防止臨近器件結構的電性耦合。但是隨著集成電路上器件密度的持續提升，器件結構的大小與器件間的距離逐漸縮小，淺溝槽隔離結構也逐漸縮小。然而，淺溝槽隔離結構垂直高度的縮減速度通常較其水平寬度慢，溝槽具有較高的深寬比，導致難以在不產生隨機空洞或縫隙的狀況下，完成充填溝槽的充填制程。

另外，現有技術中采用介電材料填充溝槽，由于介電材料的相對介電常數較大，導致相鄰器件之間寄生電容較大，從而制約半導體集成電路速度的提高。此外，介電材料與器件之間有較大的熱失配問題，影響整個集成電路器件的機械穩定性。

因此，有必要提出一種可有效降低寄生電容、提高絕緣效果的淺溝槽隔離結構實屬必要。

實用新型內容

鑒于以上所述現有技術的缺點，本實用新型的目的在于提供一種淺溝槽隔離機構及其制備方法，用于解決現有技術中淺溝槽隔離結構寄生電容較大，絕緣效果較差等的問題。

為實現上述目的及其他相關目的，本實用新型提供一種淺溝槽隔離結構，包括：

半導體襯底，具有溝槽，所述溝槽形成于所述半導體襯底中；

第一二氧化硅層，形成于所述溝槽中并與所述溝槽底部之間形成空腔；

第二二氧化硅層，形成于所述第一二氧化硅層的表面，且所述第二二氧化硅層的上表面與所述溝槽上表面齊平。

優選地，所述第一二氧化硅層具有自下而上的空隙，且所述第二二氧化硅層填充所述空隙。

優選地，所述隔離結構還包括：

熱氧化層，形成于所述溝槽的側壁及底部；

用于氧氣隔離的保護層，形成于所述熱氧化層表面。

優選地，所述溝槽的深度介于2900埃～3100埃，寬度介于140?！?60埃。

進一步地，所述熱氧化層包括線性熱氧化層，所述線性熱氧化層的厚度介于5?！?5埃，所述保護層包括線性保護層，所述線性保護層的厚度介于10?！?0埃。

進一步地，所述碳層的厚度介于500?！?500埃。

如上所述，本實用新型的淺溝槽隔離結構，具有以下有益效果：通過在淺溝槽隔離結構中，將溝槽的下部分設置為空腔，上部填充介質層，形成的空腔的大小、形狀及位置等都可通過本實用新型的制備方法穩定控制，從而保證器件性能的穩定和質量的提高；另外，由于空氣的相對介電常數接近于1，可有效提高淺溝槽隔離結構的絕緣效果同時降低淺溝槽隔離結構的寄生電容，從而可進一步提高器件的集成度。