[實用新型]電路

有效

• 申請號: 201821449646.8
• 申請日: 2018-09-05
• 公開（公告）號: CN209057186U
• 公開（公告）日: 2019-07-02
• 發明（設計）人: I·B·米拉貝拉;A·A·亞歷山德羅
• 申請（專利權）人: 意法半導體股份有限公司
• 主分類號: H03K17/082
• 分類號: H03K17/082
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;張昊

1.一種電路，其特征在于，包括：

第一比較器和第二比較器，具有被配置用于接收相反極性的輸入信號的相應的差分輸入，所述第一比較器和所述第二比較器具有相應的輸出節點，

第一參考電流發生器，

開關，通過所述第一比較器和所述第二比較器的輸出節點來驅動，所述開關具有耦合至所述第一參考電流發生器的輸入，并且被配置為響應于所述第一比較器和所述第二比較器的輸出節點將來自所述第一參考電流發生器的第一電流輸出交替地傳送至第一節點和第二節點，

一對第二參考電流發生器，分別耦合至所述第一節點和所述第二節點，其中所述一對第二參考電流發生器的第二電流被分別施加于所述第一節點和所述第二節點，所述第二電流的符號與所述第一電流的符號相反，

邏輯電路，具有耦合至所述第一節點的第一輸入和耦合至所述第二節點的第二輸入，以便接收均具有快速切換波前和延遲切換波前的第一切換信號和第二切換信號，其中所述邏輯電路包括輸出節點，并且被配置為在第一狀態和第二狀態之間切換所述輸出節點，其中通過所述第一切換信號和所述第二切換信號的所述快速切換波前來觸發所述第一狀態和所述第二狀態之間的切換。

2.根據權利要求1所述的電路，其特征在于，所述第二電流均具有所述第一電流的強度的一半的強度。

3.根據權利要求1所述的電路，其特征在于，所述邏輯電路包括：

第一脈沖發生器，耦合至所述第一輸入；

第二脈沖發生器，耦合至所述第二輸入；以及

鎖存器電路，具有分別通過所述第一脈沖發生器和所述第二脈沖發生器驅動的設置輸入和復位輸入。

4.根據權利要求1所述的電路，其特征在于：

所述第一比較器和所述第二比較器耦合至第一電路接地；以及

所述一對第二參考電流發生器和所述邏輯電路耦合至第二電路接地，其中所述第二電路接地相對于所述第一電路接地浮置。

5.根據權利要求1所述的電路，其特征在于，所述邏輯電路的第一輸入和第二輸入經由邏輯反相器電路耦合至所述第一節點和所述第二節點。

6.根據權利要求1所述的電路，其特征在于，所述一對第二參考電流發生器與相應的限壓齊納二極管耦合。

7.根據權利要求3所述的電路，其特征在于，所述第一脈沖發生器和所述第二脈沖發生器包括低通電路，所述低通電路控制施加于所述鎖存器電路的所述設置輸入和所述復位輸入的設置脈沖和復位脈沖的持續時間。

8.根據權利要求7所述的電路，其特征在于，所述第一脈沖發生器和所述第二脈沖發生器包括NAND邏輯門，所述NAND邏輯門具有被配置用于接收相應的切換信號的第一輸入和被配置用于接收相應的切換信號的延遲副本的第二輸入。

9.根據權利要求8所述的電路，其特征在于，所述第一脈沖發生器和所述第二脈沖發生器包括低通網絡，所述低通網絡耦合至所述NAND邏輯門的第二輸入，以對所述延遲副本進行低通濾波。

10.根據權利要求1所述的電路，其特征在于，還包括耦合至所述輸出節點的用戶電路，其中所述輸出節點在所述第一狀態和所述第二狀態之間的切換基本不受相應的切換信號的所述延遲切換波前的影響。

11.根據權利要求1所述的電路，其特征在于，相反極性的所述輸入信號包括其上疊加有方波信號的DC信號。