[實用新型]半導體互連結構

有效

• 申請號: 201821445690.1
• 申請日: 2018-09-05
• 公開（公告）號: CN208706642U
• 公開（公告）日: 2019-04-05
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L23/535
• 分類號: H01L23/535;H01L21/768
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 余明偉

本實用新型提供一種半導體互連結構，包括：基底；介電層，位于基底的上表面，介電層內形成有接觸孔；第一金屬層，形成于接觸孔的底部及側壁上，第一金屬層包括成核層；第二金屬層，形成于第一金屬層上，以填滿接觸孔，第二金屬層包括種子層，第二金屬層的電阻率小于第一金屬層的電阻率。本實用新型通過先于接觸孔內低溫形成第一金屬層后再形成第二金屬層，可以避免在接觸孔內填充的金屬層內部形成孔洞，從而可以有效降低填充的整體金屬層的電阻值；第二金屬層的電阻率小于第一金屬層的電阻率，可以進一步降低填充的整體金屬層的電阻值。

技術領域

本實用新型屬于集成電路制造技術領域，特別是涉及一種半導體互連結構。

背景技術

在現有半導體公司中，使用化學氣相沉積工藝(CVD)進行鎢膜沉積是許多半導體制造中的常見工藝。在現有工藝中，如圖1所示，一般是通過將位于基底10’上，且內部形成有接觸孔11的介電層10置于真空腔室內加熱到工藝溫度后，先依次于接觸孔11內形成粘附阻擋層12及成核種子層13后，在于所述接觸孔11內沉積形成鎢金屬層14。

然而，隨著器件小型化的不斷深入，半導體互連結構的尺寸越來越小，在使用現有的化學氣相沉積工藝對高深寬比的所述接觸孔11進行一步填充形成所述鎢金屬層14時，容易在所述接觸孔11內的所述鎢金屬層14中形成孔洞15，所述孔洞15的存在會導致后續銅工藝中存在電遷移問題，且會使得接觸孔內填充金屬層的電阻值較大，從而導致半導體器件的可靠性下降。

實用新型內容

鑒于以上所述現有技術的缺點，本實用新型的目的在于提供一種半導體互連結構，用于解決現有技術中采用現有的化學氣相沉積工藝于接觸孔內一步形成所述鎢金屬層時會在填充的鎢金屬層內形成孔洞，使得導致后續銅工藝中存在電遷移問題，且會使得接觸孔的電阻值較大，從而導致半導體器件的可靠性下降。

為實現上述目的及其他相關目的，本實用新型提供一種半導體互連結構的制備方法，所述半導體互連結構的制備方法包括如下步驟：

1)提供一基底，所述基底上形成有介電層，于所述介電層內形成接觸孔；

2)以低溫化學氣相沉積的方式至少于所述接觸孔的底部和側壁形成第一金屬層，所述第一金屬層包括成核層；及

3)以包含低電流密度電鍍的電鍍方式于所述第一金屬層上形成第二金屬層，所述第二金屬層包括種子層，所述第二金屬層的電阻率小于所述第一金屬層的電阻率。

作為本實用新型的一種優選方案，步驟1)中形成的所述接觸孔的深寬比大于5。

作為本實用新型的一種優選方案，步驟2)中沉積的所述第一金屬層的材料包括鎢；步驟3)沉積的所述第二金屬層的材料包括銅。

作為本實用新型的一種優選方案，步驟2)中，用于形成所述第一金屬層的反應氣體包括六氟化鎢及甲硅烷。

作為本實用新型的一種優選方案，步驟2)中，形成所述第一金屬層的溫度不高于300℃，形成的所述第一金屬層的厚度介于500埃～700埃之間。

作為本實用新型的一種優選方案，驟2)包括如下步驟：

2-1)至少于所述接觸孔的底部及側壁形成所述成核層；及

2-2)于所述成核層的表面形成所述第一金屬層的主體層，所述成核層的材料與所述第一金屬層的主體層材料相同。

作為本實用新型的一種優選方案，所述成核層的沉積周期介于8～10之間。

作為本實用新型的一種優選方案，于不高于300℃的溫度條件下使用乙硼烷及六氟化鎢作為反應氣體沉積一個沉積周期；并于不高于300℃的溫度條件下使用甲硅烷及六氟化鎢作為反應氣體沉積7～9個沉積周期。

作為本實用新型的一種優選方案，步驟3)包括如下步驟：