[實用新型]硅通孔容錯電路和集成電路

有效

• 申請號: 201821427928.8
• 申請日: 2018-08-31
• 公開（公告）號: CN208655629U
• 公開（公告）日: 2019-03-26
• 發明（設計）人: 楊正杰
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L23/528
• 分類號: H01L23/528;H01L27/02
• 代理公司: 北京律智知識產權代理有限公司 11438
• 代理人: 袁禮君;闞梓瑄

1.一種硅通孔容錯電路，其特征在于，包括：

工作硅通孔；

備用硅通孔；

容錯控制模塊，分別與所述工作硅通孔和所述備用硅通孔相連接；

解碼器，與所述容錯控制模塊連接；

其中，所述容錯控制模塊基于所述解碼器的所述工作硅通孔的位置編碼斷開所述工作硅通孔以及開通所述備用硅通孔。

2.根據權利要求1所述的硅通孔容錯電路，其特征在于，所述容錯控制模塊包括：

輸入控制單元，分別與所述工作硅通孔的輸入端以及所述備用硅通孔的輸入端相連接；

其中，所述輸入控制單元基于所述解碼器的所述工作硅通孔的位置編碼斷開所述工作硅通孔以及開通所述備用硅通孔。

3.根據權利要求2所述的硅通孔容錯電路，其特征在于，所述輸入控制單元包括第一晶體管、第二晶體管和第一反相器；

其中，所述第一晶體管基于所述解碼器的所述工作硅通孔的位置編碼斷開所述工作硅通孔；由所述第二晶體管和所述第一反相器構成的電路單元基于所述解碼器的所述工作硅通孔的位置編碼開通所述備用硅通孔。

4.根據權利要求3所述的硅通孔容錯電路，其特征在于，所述第一晶體管和所述第二晶體管均具有控制端、第一端和第二端，所述第一反相器具有第一端和第二端；

所述第一晶體管的控制端與所述解碼器的輸出端連接，所述第一晶體管的第一端用于接收待輸入所述工作硅通孔的信號，所述第一晶體管的第二端與所述工作硅通孔的輸入端連接；

所述第一反相器的第一端與所述解碼器的輸出端連接，所述第一反相器的第二端與所述第二晶體管的控制端連接；

所述第二晶體管的第一端用于接收待輸入所述工作硅通孔的信號，所述第二晶體管的第二端與所述備用硅通孔的輸入端連接。

5.根據權利要求2所述的硅通孔容錯電路，其特征在于，所述輸入控制單元包括第一晶體管、第二晶體管、第一反相器和第一備用晶體管；

其中，所述第一晶體管基于所述解碼器的所述工作硅通孔的位置編碼斷開所述工作硅通孔；所述第一備用晶體管基于所述解碼器的所述備用硅通孔的位置編碼開通所述備用硅通孔；由所述第二晶體管和所述第一反相器構成的電路單元基于所述解碼器的所述工作硅通孔的位置編碼將所述第一晶體管與所述第一備用晶體管連接。

6.根據權利要求5所述的硅通孔容錯電路，其特征在于，所述第一晶體管、所述第二晶體管和所述第一備用晶體管均具有控制端、第一端和第二端，所述第一反相器具有第一端和第二端；

所述第一晶體管的控制端與所述解碼器的第一輸出端連接，所述第一晶體管的第一端用于接收待輸入所述工作硅通孔的信號，所述第一晶體管的第二端與所述工作硅通孔的輸入端連接；

所述第一反相器的第一端與所述解碼器的第一輸出端連接，所述第一反相器的第二端與所述第二晶體管的控制端連接；

所述第二晶體管的第一端用于接收待輸入所述工作硅通孔的信號，所述第二晶體管的第二端與所述第一備用晶體管的第一端連接；

所述第一備用晶體管的控制端與所述解碼器的第二輸出端連接，所述第一備用晶體管的第二端與所述備用硅通孔的輸入端連接。

7.根據權利要求2所述的硅通孔容錯電路，其特征在于，所述容錯控制模塊還包括：

輸出控制單元，分別與所述工作硅通孔的輸出端以及所述備用硅通孔的輸出端相連接；

其中，所述輸出控制單元基于所述解碼器的所述工作硅通孔的位置編碼將所述備用硅通孔輸出端的信號輸出至所述工作硅通孔的輸出端。

8.根據權利要求7所述的硅通孔容錯電路，其特征在于，所述輸出控制單元包括第三晶體管和第二反相器；其中，所述第三晶體管具有控制端、第一端和第二端，所述第二反相器具有第一端和第二端；

所述第二反相器的第一端與所述解碼器的輸出端連接，所述第二反相器的第二端與所述第三晶體管的控制端連接；

所述第三晶體管的第一端與所述備用硅通孔的輸出端連接，所述第三晶體管的第二端與所述工作硅通孔的輸出端連接。