[實用新型]一種動態單元匹配電路

有效

• 申請號: 201821420249.8
• 申請日: 2018-08-30
• 公開（公告）號: CN208904975U
• 公開（公告）日: 2019-05-24
• 發明（設計）人: 馬寒玉
• 申請（專利權）人: 北京神經元網絡技術有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 孟金喆

本實用新型公開了一種動態單元匹配電路，動態單元匹配電路包括序列產生電路、多路選擇電路以及單元陣列電路，序列產生電路根據傳輸至序列產生電路的時鐘信號生成隨機序列信號并將隨機序列信號輸出至多路選擇電路，多路選擇電路包括多個多路選擇器并根據隨機序列信號對傳輸至多路選擇電路的設定匹配信號進行隨機移位生成隨機匹配信號并將隨機匹配信號輸出至單元陣列電路，單元陣列電路根據隨機匹配信號選通單元陣列電路中的單元元件。通過本實用新型的技術方案，使得單元陣列電路中的單元元件的偏差被平均化，降低了失配問題對單元元件線性度的影響，且簡化了動態單元匹配電路的電路結構，降低了電路功耗，提高了電路的工作速度。

技術領域

本實用新型實施例涉及集成電路技術領域，尤其涉及一種動態單元匹配電路。

背景技術

在芯片制造過程中，由于制造工藝中每道工序的不確定性，會存在標稱相同的器件存在有限的不匹配問題，即器件的實際參數值與理想參數值之間難以避免地存在偏差，而失配會對元器件的匹配精度產生較大的影響，導致電路的線性度降低。

目前，為解決失配問題引起的電路線性度降低的問題，常采用DWA(Dynamicweighted average，動態權重平均)算法或者隨機DEM(Dynamic element matching，動態單元匹配)算法實現動態單元的匹配，但是目前使用的動態單元匹配算法均需要依靠大量的移位寄存器，移位寄存器內部涉及時序驅動信號，延遲較嚴重，且移位寄存器的內部連接結構較復雜，功耗較高，通過移位寄存器實現對匹配信號的移位進而實現動態單元的匹配，使得動態單元匹配結構復雜，延遲嚴重且功耗較大。

實用新型內容

有鑒于此，本實用新型提供一種動態單元匹配電路，使得單元陣列電路中的單元元件的偏差被平均化，實現了同一標稱的不同單元元件動態匹配，保證每一個單位元件能夠被平均利用，降低了失配問題對單元元件線性度的影響，且不需要使用大量結構復雜，功耗大且延遲嚴重的移位寄存器對設定匹配信號移位以實現動態單元的匹配，簡化了動態單元匹配電路的電路結構，降低了動態單元匹配電路的功耗，提高了動態單元匹配電路的工作速度。

本實用新型實施例提供了一種動態單元匹配電路，包括：

序列產生電路、多路選擇電路和單元陣列電路，所述多路選擇電路分別與所述序列產生電路和所述單元元件陣列電路電連接；

所述序列產生電路用于根據傳輸至所述序列產生電路的時鐘信號生成隨機序列信號并將所述隨機序列信號傳輸至所述多路選擇電路；

所述多路選擇電路包括級聯的多組選擇器組，每級所述選擇器組包括多個多路選擇器，所述多路選擇電路用于根據所述隨機序列信號對傳輸至所述多路選擇電路的設定匹配信號進行隨機移位生成隨機匹配信號，并將所述隨機匹配信號傳輸至所述單元陣列電路；

所述單元陣列電路用于根據所述隨機匹配信號選通所述單元陣列電路中的單元元件。

進一步地，所述序列產生電路包括時鐘信號輸入端和多個隨機信號輸出端，所述序列產生電路用于根據傳輸至所述時鐘信號輸入端的所述時鐘信號調節所述隨機信號輸出端的輸出信號；其中，各所述隨機信號輸出端的輸出信號具有隨機性，各所述隨機信號輸出端的輸出信號構成所述隨機序列信號。

進一步地，所述序列產生電路包括組合邏輯單元和級聯的多級移位單元，所述組合邏輯單元包括多個移位信號輸入端和一個邏輯信號輸出端，每級所述移位單元包括移位時鐘信號輸入端、邏輯信號輸入端和移位信號輸出端；

所有所述移位時鐘信號輸入端電連接作為所述序列產生電路的所述時鐘信號輸入端，所述移位信號輸出端作為所述序列產生電路的所述隨機信號輸出端；所述邏輯信號輸出端與第一級所述移位單元的所述邏輯信號輸入端電連接，所述移位信號輸出端與所述移位信號輸入端一一對應電連接，第i級所述移位單元的所述移位信號輸出端與第i+1級所述移位單元的所述邏輯信號輸入端電連接；其中，i為正整數；