[實(shí)用新型]邊界測(cè)試電路及存儲(chǔ)器

有效

• 申請(qǐng)?zhí)枺?/td>: 201821397094.0
• 申請(qǐng)日: 2018-08-28
• 公開（公告）號(hào): CN208596549U
• 公開（公告）日: 2019-03-12
• 發(fā)明（設(shè)計(jì)）人: 楊正杰
• 申請(qǐng)（專利權(quán)）人: 長(zhǎng)鑫存儲(chǔ)技術(shù)有限公司
• 主分類號(hào): G11C29/56
• 分類號(hào): G11C29/56
• 代理公司: 北京律智知識(shí)產(chǎn)權(quán)代理有限公司 11438
• 代理人: 袁禮君;闞梓瑄

1.一種邊界測(cè)試電路，用于測(cè)試集成電路，其特征在于，所述邊界測(cè)試電路包括：

多個(gè)邊界寄存器電路，所述邊界寄存器電路一端接收初始測(cè)試信號(hào)，其另一端向下一級(jí)邊界寄存器電路傳送所述初始測(cè)試信號(hào)；

多個(gè)狀態(tài)控制電路，所述狀態(tài)控制電路的輸入端接收所述邊界寄存器電路中保存的初始測(cè)試信號(hào)，其控制端接收一狀態(tài)控制信號(hào)，其輸出端向待測(cè)試的所述集成電路發(fā)送實(shí)時(shí)測(cè)試信號(hào)；

其中，所述實(shí)時(shí)測(cè)試信號(hào)是與所述初始測(cè)試信號(hào)相位相同或者相位相反的信號(hào)。

2.根據(jù)權(quán)利要求1所述的邊界測(cè)試電路，其特征在于，所述狀態(tài)控制信號(hào)用于控制所述實(shí)時(shí)測(cè)試信號(hào)的相位切換。

3.根據(jù)權(quán)利要求1所述的邊界測(cè)試電路，其特征在于，所述狀態(tài)控制電路包括：

非門元件，所述非門元件的輸入端接收所述邊界寄存器電路中保存的初始測(cè)試信號(hào)；

第一數(shù)據(jù)選擇器，所述第一數(shù)據(jù)選擇器的一個(gè)輸入端接收所述初始測(cè)試信號(hào)，其另一輸入端與所述非門元件的輸出端相連，其控制端接收所述狀態(tài)控制信號(hào)，其輸出端發(fā)送所述實(shí)時(shí)測(cè)試信號(hào)。

4.根據(jù)權(quán)利要求1所述的邊界測(cè)試電路，其特征在于，所述狀態(tài)控制電路包括：

第一寄存器，所述第一寄存器的輸入端接收所述邊界寄存器電路中保存的初始測(cè)試信號(hào)；

或門元件，所述或門元件的一個(gè)輸入端與所述第一寄存器的輸出端相連，其另一輸入端接收所述狀態(tài)控制信號(hào)；

異或門元件，所述異或門元件的一個(gè)輸入端與所述第一寄存器的輸出端相連，其另一輸入端接收所述狀態(tài)控制信號(hào)；

第二數(shù)據(jù)選擇器，所述第二數(shù)據(jù)選擇器的一個(gè)輸入端與所述或門元件的輸出端相連，其另一輸入端與所述異或門元件的輸出端相連，其控制端接收所述狀態(tài)控制信號(hào)，其輸出端發(fā)出所述實(shí)時(shí)測(cè)試信號(hào)。

5.根據(jù)權(quán)利要求1所述的邊界測(cè)試電路，其特征在于，所述狀態(tài)控制電路在一時(shí)鐘信號(hào)的控制下發(fā)出所述實(shí)時(shí)測(cè)試信號(hào)。

6.根據(jù)權(quán)利要求1所述的邊界測(cè)試電路，其特征在于，所述邊界寄存器電路包括：

第三數(shù)據(jù)選擇器，所述第三數(shù)據(jù)選擇器的一個(gè)輸入端接收所述初始測(cè)試信號(hào)，其控制端接收一保持信號(hào)；

第二寄存器，所述第二寄存器的輸入端與所述第三數(shù)據(jù)選擇器的輸出端相連，其輸出端輸出所述第二寄存器中保存的初始測(cè)試信號(hào)；

第四數(shù)據(jù)選擇器，所述第四數(shù)據(jù)選擇器的一個(gè)輸入端接收一正常輸入信號(hào)，其另一輸入端與所述第二寄存器的輸出端相連，其控制端接收一掃描信號(hào)，其輸出端發(fā)出一正常輸出信號(hào)，所述第四數(shù)據(jù)選擇器的輸出端與所述第三數(shù)據(jù)選擇器的另一輸入端相連。

7.根據(jù)權(quán)利要求6所述的邊界測(cè)試電路，其特征在于，所述邊界寄存器電路在一時(shí)鐘信號(hào)的控制下發(fā)出所述初始測(cè)試信號(hào)。

8.一種存儲(chǔ)器，包括集成電路，其特征在于，還包括如權(quán)利要求1-7中任意一項(xiàng)所述的邊界測(cè)試電路，所述邊界測(cè)試電路用于測(cè)試所述集成電路。