[實用新型]集成放大器芯片的多芯片堆疊式集成封裝模塊結構

有效

• 申請號: 201821289532.1
• 申請日: 2018-08-10
• 公開（公告）號: CN208923117U
• 公開（公告）日: 2019-05-31
• 發明（設計）人: 付偉
• 申請（專利權）人: 付偉
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L23/057;H01L21/50
• 代理公司: 蘇州威世朋知識產權代理事務所(普通合伙) 32235
• 代理人: 沈曉敏

1.一種集成放大器芯片的多芯片堆疊式集成封裝模塊結構，其特征在于，包括:

封裝基板，具有相對設置的基板上表面及基板下表面，且所述封裝基板具有間隔分布的第一腔室、第二腔室及第三腔室，所述基板下表面的一側具有若干外部引腳，所述封裝基板具有若干通孔；

第一濾波器芯片，位于所述第一腔室，所述第一濾波器芯片具有相對設置的第一上表面及第一下表面，所述第一上表面與所述基板上表面位于同側，且所述第一上表面具有若干第一電極；

第二濾波器芯片，位于所述第二腔室，所述第二濾波器芯片具有相對設置的第二上表面及第二下表面，所述第二上表面與所述基板上表面位于同側，且所述第二上表面具有若干第二電極；

放大器芯片，位于所述第三腔室，所述放大器芯片具有相對設置的第三上表面及第三下表面，所述第三上表面與所述基板上表面位于同側，且所述第三下表面具有若干第三電極；

RF開關芯片，設置于所述封裝基板的上方，所述RF開關芯片具有相對設置的第四上表面及第四下表面，所述第四下表面與所述基板上表面面對面設置，且所述第四下表面具有若干第四電極；

若干互連結構，用于導通若干第一電極、若干第二電極、若干第三電極及若干第四電極，所述互連結構通過所述通孔而導通若干第一電極、若干第二電極、若干第三電極、若干第四電極及若干外部引腳。

2.根據權利要求1所述的多芯片堆疊式集成封裝模塊結構，其特征在于，所述互連結構包括第一金屬柱、第二金屬柱、焊錫及電鍍層結構，所述第一金屬柱連接于所述第四電極的下方，所述第二金屬柱連接于所述第三電極的下方，所述電鍍層結構導通所述第一電極、所述第二電極，且所述電鍍層結構通過所述通孔延伸至所述封裝基板的下方而導通所述第二金屬柱及所述外部引腳，所述焊錫用于導通所述第一金屬柱及所述電鍍層結構。

3.根據權利要求2所述的多芯片堆疊式集成封裝模塊結構，其特征在于，所述電鍍層結構包括相互導通的中間布線層及下重布線層，所述下重布線層位于所述封裝基板的下方并導通所述外部引腳，所述中間布線層包括相連的位于所述基板上表面的第一電鍍層、位于所述通孔內壁的第二電鍍層及位于所述基板下表面下方的第三電鍍層，所述第一電鍍層導通所述第一電極、所述第二電極及所述焊錫，所述第三電鍍層連接所述第二金屬柱及所述下重布線層。

4.根據權利要求3所述的多芯片堆疊式集成封裝模塊結構，其特征在于，所述多芯片堆疊式集成封裝模塊結構包括第一絕緣層及第二絕緣層，所述第一絕緣層位于所述第三電鍍層及基板下表面、第一下表面、第二下表面、第三下表面下方，且所述第一絕緣層填充所述通孔，所述下重布線層經過所述第一絕緣層上的孔洞導通所述第三電鍍層并往所述第一絕緣層的下表面方向延伸，且所述外部引腳連接所述下重布線層，所述第二絕緣層包覆所述第一絕緣層及所述下重布線層，且所述第二絕緣層暴露所述外部引腳。

5.根據權利要求3所述的多芯片堆疊式集成封裝模塊結構，其特征在于，所述多芯片堆疊式集成封裝模塊結構包括第三絕緣層及第四絕緣層，所述第三絕緣層位于所述基板上表面、第一上表面、第二上表面、第三上表面的上方，所述第一電鍍層經過所述第三絕緣層上的孔洞導通所述第一電極及所述第二電極，所述第四絕緣層連接所述第三絕緣層及所述第四下表面，所述第四絕緣層具有暴露出所述第一電鍍層并容納焊錫的開槽。

6.根據權利要求5所述的多芯片堆疊式集成封裝模塊結構，其特征在于，所述第三絕緣層及所述第四絕緣層配合形成圍堰，所述多芯片堆疊式集成封裝模塊結構包括位于所述第四下表面的第五絕緣層，所述圍堰與所述第五絕緣層的下表面及所述第一上表面配合而圍設形成第一空腔，且所述圍堰與所述第五絕緣層的下表面及所述第二上表面配合而圍設形成第二空腔。

7.根據權利要求6所述的多芯片堆疊式集成封裝模塊結構，其特征在于，所述圍堰包括位于所述若干第一電極內側且形成所述第一空腔外輪廓的第一圍堰、位于若干第一電極外側的第二圍堰、位于若干第二電極內側且形成所述第二空腔外輪廓的第三圍堰及位于若干第二電極外側的第四圍堰，且所述圍堰的外側緣與所述基板外側緣齊平。