[實(shí)用新型]復(fù)位電路及電子設(shè)備

有效

• 申請?zhí)枺?/td>: 201821252076.3
• 申請日: 2018-08-03
• 公開（公告）號: CN208489840U
• 公開（公告）日: 2019-02-12
• 發(fā)明（設(shè)計(jì)）人: 游菲菲
• 申請（專利權(quán)）人: 深圳創(chuàng)維新世界科技有限公司
• 主分類號: H03K17/693
• 分類號: H03K17/693;H03K17/687;G06F1/24
• 代理公司: 暫無信息
• 代理人: 暫無信息

本實(shí)用新型涉及電子技術(shù)領(lǐng)域，具體而言，涉及一種復(fù)位電路及電子設(shè)備。該復(fù)位電路包括：第一按鍵模塊、第二按鍵模塊、延時模塊和復(fù)位控制模塊。第一按鍵模塊包括第一按鍵、第一NMOS管和第一電阻。第二按鍵模塊包括第二按鍵、第二NMOS管和第二電阻。延時模塊包括第四電阻和第一電容。復(fù)位控制模塊包括第四NMOS管、第五電阻、第二電容和第六電阻。該復(fù)位電路僅用了少量電阻、電容及NMOS管，優(yōu)化了離散電路設(shè)計(jì)，電路結(jié)構(gòu)簡單，占用的PCB板面積較小，成本較低，對復(fù)用按鍵的數(shù)量沒有限制，即使用戶長時間按著復(fù)位組合按鍵，系統(tǒng)也不會一直處于反復(fù)復(fù)位的狀態(tài)，有效防止用戶誤觸發(fā)復(fù)位，且組合按鍵延時時間和復(fù)位有效時間可單獨(dú)設(shè)置，非常靈活。

技術(shù)領(lǐng)域

本實(shí)用新型涉及電子技術(shù)領(lǐng)域，具體而言，涉及一種復(fù)位電路及電子設(shè)備。

背景技術(shù)

隨著各類電子設(shè)備的普及，電子設(shè)備的功能越來越強(qiáng)大，系統(tǒng)控制也越來越復(fù)雜，在使用過程中出現(xiàn)死機(jī)故障也成為不可避免的問題。目前為了解決電子設(shè)備死機(jī)問題，除了在軟件上優(yōu)化外，在硬件上一般會采用如下三種方案：

第一種，死機(jī)后直接拔掉電池重啟設(shè)備。這種方式用戶體驗(yàn)不好，而且未來的發(fā)展趨勢是內(nèi)置電池設(shè)計(jì)，電池不可拆卸，這種內(nèi)置電池設(shè)計(jì)的電子設(shè)備就無法通過拔電池的方式來復(fù)位。

第二種，單獨(dú)設(shè)計(jì)一個復(fù)位按鍵。為了防止用戶誤觸發(fā)，一般是在殼體上開一個小孔，需要用戶找一個尖銳的物體插入小孔來觸發(fā)復(fù)位按鍵。這種方式操作不方便，用戶體驗(yàn)較差。另外，在電子設(shè)備上單獨(dú)設(shè)置一個復(fù)位按鍵也會影響設(shè)備外觀的簡潔性。

第三種，復(fù)用電子設(shè)備上的現(xiàn)有功能按鍵，短按按鍵實(shí)現(xiàn)功能控制，長按按鍵實(shí)現(xiàn)復(fù)位，這種方式用戶可能會誤觸發(fā)。該種方案的進(jìn)一步優(yōu)化方案是，通過多個功能按鍵組合實(shí)現(xiàn)復(fù)位，有采用集成IC方案的，有采用三極管、MOS管、運(yùn)放搭建的離散電路來實(shí)現(xiàn)該方案的。集成IC方案的缺點(diǎn)是成本高，另外對組合按鍵的數(shù)量有限制，一般只能實(shí)現(xiàn)1～2個按鍵組合長按復(fù)位的功能。而現(xiàn)有離散電路方案的缺點(diǎn)是電路結(jié)構(gòu)復(fù)雜，采用的離散器件較多，占用PCB板面積較大。

實(shí)用新型內(nèi)容

有鑒于此，本實(shí)用新型的目的在于提供一種電路結(jié)構(gòu)簡單的復(fù)位電路及電子設(shè)備，以解決上述問題。

為實(shí)現(xiàn)上述目的，本實(shí)用新型提供如下技術(shù)方案：

本實(shí)用新型較佳實(shí)施例提供一種復(fù)位電路，包括：第一按鍵模塊、第二按鍵模塊、延時模塊和復(fù)位控制模塊；

所述第一按鍵模塊包括第一按鍵、第一NMOS管和第一電阻，所述第一按鍵的一端接地、另一端分別與所述第一NMOS管的柵極、處理器的第一接口和所述第一電阻的一端連接，所述第一電阻的另一端與電源連接，所述第一NMOS管的漏極與所述延時模塊連接；

所述第二按鍵模塊包括第二按鍵、第二NMOS管和第二電阻，所述第二按鍵的一端接地、另一端分別與所述第二NMOS管的柵極、處理器的第二接口和所述第二電阻的一端連接，所述第二電阻的另一端與電源連接，所述第二NMOS管的漏極與所述延時模塊連接；

所述延時模塊包括第四電阻和第一電容，所述第四電阻的一端與電源連接、另一端與第一電容串聯(lián)后接地，所述第一NMOS管的漏極連接在所述第四電阻和第一電容之間，所述第二NMOS管的漏極連接在所述第四電阻和第一電容之間；

所述復(fù)位控制模塊包括第四NMOS管、第五電阻、第二電容和第六電阻，所述第四NMOS管的柵極連接在所述第四電阻和第一電容之間，所述第四NMOS管的源極接地，所述第四NMOS管的漏極通過第五電阻與電源連接，所述第二電容的一端連接在所述第四NMOS管的漏極與第五電阻之間、另一端與處理器的復(fù)位引腳連接，所述第六電阻的一端與所述電源連接、另一端連接在與所述第二電容與所述處理器的復(fù)位引腳連接。