[實用新型]一種電荷泵電路

有效

• 申請號: 201821251085.0
• 申請日: 2018-08-03
• 公開（公告）號: CN208623548U
• 公開（公告）日: 2019-03-19
• 發明（設計）人: 何均
• 申請（專利權）人: 上海艾為電子技術股份有限公司
• 主分類號: H02M3/07
• 分類號: H02M3/07
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王寶筠

1.一種電荷泵電路，其特征在于，包括：第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第一電容、第二電容以及兩級電平選高電路，其中：

所述第一NMOS管的襯底與所述第一NMOS管的第一端相連，所述第二NMOS管的襯底與所述第二NMOS管的第一端相連，所述第一NMOS管的第一端與所述第二NMOS管的第一端的公共端作為信號輸入端，所述信號輸入端接收輸入信號VIN；

所述第一NMOS管的控制端與所述第二NMOS管的第二端相連，所述第一NMOS管的第二端與所述第二NMOS管的第一端相連，所述第一PMOS管的第一端與所述第二PMOS管的第一端的公共端作為電壓輸出端，所述電壓輸出端輸出信號VOUT；

所述第一PMOS管的第二端與所述第二PMOS管的控制端相連，所述第一PMOS管的控制端與所述第二PMOS管的第二端相連，所述第一NMOS管的第二端和所述第一PMOS管的第二端的公共端通過所述第一電容接收第一時鐘信號，所述第二NMOS管的第二端和所述第二PMOS管的第二端的公共端通過所述第二電容接收第二時鐘信號；

所述兩級電平選高電路包括第一輸入端、第二輸入端、第三輸入端和輸出端，所述兩級電平選高電路的第一輸入端與所述信號輸入端相連，所述兩級電平選高電路的第二輸入端與基準電壓相連，所述基準電壓為非負，所述兩級電平選高電路的第三輸入端與所述電壓輸出端相連，所述兩級電平選高電路的輸出端分別與所述第一PMOS管和所述第二PMOS管的襯底相連；

所述兩級電平選高電路的輸出為所述輸入信號VIN、所述基準電壓以及所述輸出信號VOUT三者中的最大者，其中，當所述電荷泵電路不工作時，所述輸入信號VIN等于所述輸出信號VOUT，且為非正電壓，由于基準電壓為非負電壓，則上述兩級電平選高電路的輸出為基準電壓；當所述電荷泵電路正常工作時，所述輸入信號VIN可正可負，且所述輸出信號VOUT等于所述輸入信號VIN和電源電壓VDD之和，則所述兩級電平選高電路的輸出為所述輸出信號VOUT與所述基準電壓的較大者。

2.根據權利要求1所述的電荷泵電路，其特征在于，所述兩級電平選高電路包括：第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管，其中：

所述第三PMOS管的第二端和所述第四PMOS管的控制端的公共端作為所述兩級電平選高電路的第一輸入端與所述信號輸入端相連；

所述第三PMOS管的控制端和所述第四PMOS管的第二端的公共端作為所述兩級電平選高電路的第二輸入端與所述基準電壓相連；

所述第三PMOS管的襯底與所述第三PMOS管的第一端相連，所述第四PMOS管的襯底與所述第四PMOS管的第一端的相連，所述第三PMOS管的第一端和所述第四PMOS管的第一端的公共端分別與所述第五PMOS管的控制端和所述第六PMOS管的第二端相連；

所述第五PMOS管的襯底與所述第五PMOS管的第一端相連，所述第六PMOS管的襯底與所述第六PMOS管的第一端相連，所述第五PMOS管的第一端和所述第六PMOS管的第一端的公共端作為所述兩級電平選高電路的輸出端分別與所述第一PMOS管和所述第二PMOS管的襯底相連；

所述第五PMOS管的第二端與所述第六PMOS管的第二端的公共端作為所述兩級電平選高電路的第三輸入端與所述電壓輸出端相連。

3.根據權利要求1所述的電荷泵電路，其特征在于，所述第一電容的電容值和所述第二電容的電容值大小相同。

4.根據權利要求1所述的電荷泵電路，其特征在于，所述第一時鐘信號和所述第二時鐘信號為反相時鐘信號。

5.根據權利要求1所述的電荷泵電路，其特征在于，所述第一NMOS管和所述第二NMOS管的第一端為源極，所述第一NMOS管和所述第二NMOS管的第二端為漏極，所述第一NMOS管和所述第二NMOS管的控制端為柵極。

6.根據權利要求2所述的電荷泵電路，其特征在于，所述第一PMOS管、所述第二PMOS管、所述第三PMOS管、所述第四PMOS管、所述第五PMOS管以及所述第六PMOS管的第一端為源極，所述第一PMOS管、所述第二PMOS管、所述第三PMOS管、所述第四PMOS管、所述第五PMOS管以及所述第六PMOS管的第二端為漏極，所述第一PMOS管、所述第二PMOS管、所述第三PMOS管、所述第四PMOS管、所述第五PMOS管以及所述第六PMOS管的控制端為柵極。