[實用新型]閃存芯片

有效

• 申請?zhí)枺?/td>: 201821242491.0
• 申請日: 2018-08-02
• 公開（公告）號: CN208507187U
• 公開（公告）日: 2019-02-15
• 發(fā)明（設(shè)計）人: 王紹迪;郭昕婕
• 申請（專利權(quán)）人: 北京知存科技有限公司
• 主分類號: G11C16/10
• 分類號: G11C16/10;G11C16/04
• 代理公司: 暫無信息
• 代理人: 暫無信息

本實用新型提供一種閃存芯片，涉及閃存技術(shù)領(lǐng)域，可以在閃存芯片中直接進(jìn)行計算和數(shù)據(jù)存儲，從而分擔(dān)了處理器的工作，進(jìn)而提高了整體計算體系結(jié)構(gòu)的性能。閃存芯片包括：閃存陣列模塊，由多個閾值電壓可調(diào)的可編程半導(dǎo)體器件組成，用于在計算模式下對接收的模擬數(shù)據(jù)進(jìn)行計算，在編程模式下進(jìn)行數(shù)據(jù)編程；模式控制器，用于根據(jù)待處理數(shù)據(jù)控制閃存陣列模塊的工作模式；編程電路模塊，用于在模式控制器的控制下調(diào)控可編程半導(dǎo)體器件的閾值電壓；計算控制模塊，用于在模式控制器的控制下控制閃存陣列模塊進(jìn)行計算。

技術(shù)領(lǐng)域

本實用新型涉及閃存技術(shù)領(lǐng)域，尤其涉及一種閃存芯片。

背景技術(shù)

在經(jīng)典馮諾依曼計算體系結(jié)構(gòu)中，存儲器與處理器是分離的，兩者之間通過數(shù)據(jù)總線進(jìn)行連接。執(zhí)行命令時，處理器先從存儲器中讀取數(shù)據(jù)，處理完之后，再把更新后的數(shù)據(jù)寫回存儲器當(dāng)中，因為數(shù)據(jù)集中在處理器中進(jìn)行處理，導(dǎo)致數(shù)據(jù)的處理速度受限于處理器的性能，進(jìn)而降低了計算體系的性能，尤其隨著大數(shù)據(jù)應(yīng)用的興起，海量數(shù)據(jù)的傳輸與處理使得對處理器性能的要求越來越高。

實用新型內(nèi)容

本實用新型實施例提供一種閃存芯片，在實現(xiàn)數(shù)據(jù)存儲的基礎(chǔ)上，可以直接進(jìn)行數(shù)據(jù)計算，從而分擔(dān)了處理器的工作，提高數(shù)據(jù)的處理速度，進(jìn)而提高了計算體系的性能。

為了實現(xiàn)上述功能，本實用新型采用如下技術(shù)方案：

一種閃存芯片，包括：

閃存陣列模塊，由多個閾值電壓可調(diào)的可編程半導(dǎo)體器件組成，用于在計算模式下對接收的模擬數(shù)據(jù)進(jìn)行計算，在編程模式下進(jìn)行數(shù)據(jù)編程；

模式控制器，用于根據(jù)待處理數(shù)據(jù)控制閃存陣列模塊的工作模式，工作模式包括：計算模式以及編程模式。

一實施例中，閃存芯片還包括：

編程電路模塊，連接模式控制器，并連接閃存陣列模塊中每一個可編程半導(dǎo)體器件的源極、柵極和/或襯底，用于在模式控制器的控制下調(diào)控可編程半導(dǎo)體器件的閾值電壓；

計算控制模塊，連接模式控制器以及閃存陣列模塊，用于在模式控制器的控制下控制閃存陣列模塊進(jìn)行計算。

一實施例中，閃存芯片還包括：

行列譯碼模塊，連接閃存陣列模塊和編程電路模塊，用于對閃存陣列模塊進(jìn)行行列譯碼。

一實施例中，閃存芯片還包括：

輸入寄存器模塊，連接模式控制器，用于寄存輸入接口接收的待處理數(shù)據(jù)；

數(shù)模轉(zhuǎn)換器模塊，連接在輸入寄存器模塊和閃存陣列模塊之間，用于將寄存的待處理數(shù)據(jù)轉(zhuǎn)換為模擬數(shù)據(jù)，傳輸至閃存陣列模塊；

模擬處理模塊，連接閃存陣列模塊，用于對閃存陣列模塊的計算結(jié)果進(jìn)行預(yù)設(shè)處理；

模數(shù)轉(zhuǎn)換器模塊，連接模擬處理模塊，用于將模擬處理模塊的處理結(jié)果轉(zhuǎn)換為數(shù)字?jǐn)?shù)據(jù)；

輸出寄存器模塊，連接模數(shù)轉(zhuǎn)換器模塊，用于寄存數(shù)字?jǐn)?shù)據(jù)并通過輸出接口進(jìn)行輸出。

一實施例中，閃存芯片還包括：

讀出放大器模塊，連接閃存陣列模塊和輸出寄存器模塊，用于對閃存陣列模塊進(jìn)行數(shù)據(jù)讀取，并輸至輸出寄存器模塊。

一實施例中，閃存陣列模塊包括：模擬向量-矩陣乘法運算電路。