[實用新型]RS485電平轉換芯片

有效

• 申請號: 201821222313.1
• 申請日: 2018-07-31
• 公開（公告）號: CN208636683U
• 公開（公告）日: 2019-03-22
• 發明（設計）人: 蘇滿紅
• 申請（專利權）人: 深圳職業技術學院
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 深圳瑞天謹誠知識產權代理有限公司 44340
• 代理人: 王牌

本實用新型公開了一種RS485電平轉換芯片，包括數據接收用的接收器和數據發送用的驅動器，還包括：輸入端與驅動器的輸入端電連接、輸出端分別與接收器的輸出使能端以及驅動器的輸出使能端電連接的收/發轉換電路，其在檢測到驅動器的輸入端為低電平時輸出高電平，進而控制接收器關閉、驅動器打開，并在檢測到驅動器的輸入端為高電平且持續一定時間時輸出低電平，進而控制接收器打開、驅動器關閉。通過上述實施方式，其結構簡單，能夠自動切換通訊線路進而簡化了切換控制，且釋放了外部處理器資源，提高了處理器的工作效率。

技術領域

本實用新型涉及通訊設備技術領域，尤其涉及一種RS485電平轉換芯片。

背景技術

如今大部分CPU串行通訊口都支持DMA操作或者帶有FIFO，這樣設計的目的是在不需要CPU干預的情況下實現數據的自動發送或接收，以提高CPU的執行效率，串行通訊口也能以更高的通訊速率工作。

然而由于如圖1所示的典型的RS485半雙工通訊需要接收/發送轉換的控制信號，發送數據時要將通訊線路切換到發送狀態，為了不影響數據接收，必須在數據發送完成后及時將通訊線路切換回接收狀態，因而CPU不得已要去檢查數據發送情況，其需要通過多次中斷或查詢來檢查數據幀是否發送完成以控制通訊線路切換，以便正確的發出通訊線路切換控制信號，這樣CPU就要參與數據的發送過程，無法全面發揮DMA或FIFO的優越性，而且通訊程序的編寫也變得復雜。

實用新型內容

本實用新型為解決上述技術問題提供一種RS485電平轉換芯片，其結構簡單，能夠自動切換通訊線路進而簡化了切換控制，且釋放了外部處理器資源，提高了處理器的工作效率。

為解決上述技術問題，本實用新型提供一種RS485電平轉換芯片，包括數據接收用的接收器和數據發送用的驅動器，還包括：輸入端與所述驅動器的輸入端電連接、輸出端分別與所述接收器的輸出使能端以及所述驅動器的輸出使能端電連接的收/發轉換電路，其在檢測到所述驅動器的輸入端為低電平時輸出高電平，進而控制所述接收器關閉、所述驅動器打開，并在檢測到所述驅動器的輸入端為高電平且持續一定時間時輸出低電平，進而控制所述接收器打開、所述驅動器關閉。

進一步地，所述收/發轉換電路包括第一檢測電路和第一控制電路，所述第一檢測電路輸入端與所述驅動器的輸入端電連接、輸出端與所述第一控制電路的輸入端電連接，所述第一控制電路的輸出端分別與所述接收器的輸出使能端以及所述驅動器的輸出使能端電連接；其中，所述第一檢測電路在檢測到所述驅動器的輸入端為低電平時產生第一觸發信號，所述第一控制電路根據所述第一觸發信號輸出高電平進而控制所述接收器關閉、所述驅動器打開；所述第一檢測電路在檢測到所述驅動器的輸入端為高電平并持續一定時間時產生第二觸發信號，所述第一控制電路根據所述第二觸發信號輸出低電平進而控制所述接收器打開、所述驅動器關閉。

進一步地，所述第一檢測電路包括第一電平檢測電路和第一延時電路，所述第一電平檢測電路的輸入端與所述驅動器的輸入端電連接、輸出端與所述第一控制電路的輸入端電連接，所述第一延時電路一端電連接于所述第一電平檢測電路的輸出端；所述第一電平檢測電路在檢測到所述驅動器的輸入端為低電平時產生所述第一觸發信號；所述第一電平檢測電路在檢測到所述驅動器的輸入端為高電平時，所述第一延時電路在計時周期內產生所述第一觸發信號，而在計時周期結束后產生所述第二觸發信號。

進一步地，所述第一電平檢測電路包括第一PNP型三極管和第一電阻，所述第一控制電路是第一電壓比較器，所述第一延時電路包括第一電容和第二電阻；所述第一電阻一端與所述第一PNP型三極管的基極電連接、另一端與所述驅動器的輸入端電連接，所述第一電壓比較器的同相輸入端與所述第一PNP型三極管的集電極電連接、輸出端分別與所述接收器的輸出使能端以及所述驅動器的輸出使能端電連接，所述第一電容和所述第二電阻的一端均電連接于所述第一PNP型三極管的集電極、另一端串聯后接地，所述第一PNP型三極管的發射極和所述第一電壓比較器的反相輸入端分別輸入一參考電壓。