[實用新型]用于具有自偏置掩埋層的半導體器件的隔離結構有效
| 申請號: | 201821166620.2 | 申請日: | 2018-07-23 |
| 公開(公告)號: | CN208637424U | 公開(公告)日: | 2019-03-22 |
| 發明(設計)人: | M·阿加姆;J·C·J·杰森斯;J·皮杰卡;T·姚;M·格瑞斯伍爾德;陳渭澤 | 申請(專利權)人: | 半導體元件工業有限責任公司 |
| 主分類號: | H01L27/105 | 分類號: | H01L27/105 |
| 代理公司: | 北京派特恩知識產權代理有限公司 11270 | 代理人: | 王琳;姚開麗 |
| 地址: | 美國亞*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 摻雜區 溝槽隔離結構 半導體器件 隔離結構 掩埋 浮動 掩埋層 主表面 自偏置 本實用新型 主表面延伸 半導體區 側壁表面 導電類型 隔離器件 區域轉移 泄漏路徑 鄰接 觸發 配置 半導體 延遲 摻雜 | ||
本實用新型公開了一種用于具有自偏置掩埋層的半導體器件的隔離結構,包括浮動掩埋摻雜區、設置在浮動掩埋摻雜區與第一主表面之間的第一摻雜區、以及設置在浮動掩埋摻雜區與第二主表面之間的半導體區。溝槽隔離結構從所述第一主表面延伸且終止于所述半導體區內,并且所述浮動掩埋摻雜區鄰接所述溝槽隔離結構。第二摻雜區設置在所述第一摻雜區中,具有與所述第一摻雜區相反的導電類型。第一隔離器件設置在所述第一摻雜區中,并且被配置為將注入到所述半導體器件中的電流從其他區域轉移,從而延遲內部SCR結構的觸發。在一個實施方案中,第二隔離結構設置在所述第一摻雜區內,并且被配置為破壞沿著所述溝槽隔離結構的側壁表面的泄漏路徑。
技術領域
本實用新型整體涉及電子器件,并且更具體地,涉及用于具有自偏置掩埋層的半導體器件的隔離結構。
背景技術
集成電路已經被分類為模擬器件、數字器件或功率器件。智能功率技術將模擬電路和數字電路與功率器件組合或集成在單個半導體襯底上或內。智能功率電路的智能部分將例如控制功能、診斷功能和保護功能添加到功率半導體器件。智能功率技術已經使用于汽車應用和工業應用的功率驅動器的穩健性和可靠性提升。此類應用已經包括例如用于控制ABS制動系統的智能電源開關、用于氣囊控制的系統功率芯片、發動機管理、電動機控制、開關式電源、車燈的智能開關等。
將邏輯功能和模擬功能與功率晶體管整合在單個半導體管芯上,對用于物理分開和電隔離不同功能器件的隔離方案提出挑戰。此類隔離方案已包括例如結隔離方案和電介質隔離方案。電介質隔離方案已包括在橫向上分開部件但未觸及襯底的電介質溝槽隔離,以及提供橫向隔離和縱向襯底隔離兩者的絕緣體上半導體(“SOI”)方案。另一種隔離方案將電介質溝槽隔離與結隔離區組合,其中結隔離區已經被設置毗鄰器件的有源區內的溝槽隔離區。
然而,以上指出的隔離方案具有若干缺點。例如,結隔離方案包括占用半導體芯片內的橫向空間的摻雜區,這導致使用較大的芯片尺寸來確保有足夠的橫向間隔以維持擊穿特性。另外,因為結隔離方案占用較大區域,結隔離方案還往往呈現不希望的高電容。SOI技術提供減小的芯片尺寸,但具有以下問題:散熱、由于較高平均結溫度導致的高導通電阻、在感應箝位期間的較低穩健性,以及在靜電放電(“ESD”)事件期間的較低能量性能等。此外,在高電壓SOI技術中,頂層朝向底層襯底的單位面積寄生電容通常超過縱向結隔離所提供的單位面積電容。另外,SOI技術制造成本昂貴。
因此,希望擁有隔離結構以及使用該隔離結構形成半導體器件的方法,該方法克服了先前所述的現有隔離技術的缺點并且減少了所得結構內的寄生電流的效應。還希望該方法具有成本效益且易于整合到已有的工藝流程中。
實用新型內容
本實用新型提供的隔離結構,能夠克服先前所述的現有隔離技術的缺點并且減少了所得結構內的寄生電流的效應。
根據第一方面,提供一種隔離結構,用于具有自偏置掩埋層的半導體器件,所述隔離結構包括:自隔離塊狀半導體襯底、溝槽隔離結構、第一導電類型的第二摻雜區以及第一隔離器件,所述自隔離塊狀半導體襯底具有第一主表面和相對的第二主表面,其中所述自隔離塊狀半導體襯底包括:第一導電類型的浮動掩埋摻雜區;設置在所述浮動掩埋摻雜區與所述第一主表面之間的與所述第一導電類型相反的第二導電類型的第一摻雜區,其中所述第一摻雜區鄰接所述浮動掩埋摻雜區;以及設置在所述浮動掩埋摻雜區與所述第二主表面之間的所述第二導電類型的半導體區;所述溝槽隔離結構從所述第一主表面延伸穿過所述第一摻雜區,延伸穿過所述浮動掩埋摻雜區,并且延伸進入所述半導體區中,其中所述浮動掩埋摻雜區鄰接所述溝槽隔離結構;所述第一導電類型的第二摻雜區在所述第一摻雜區內;所述第一隔離器件設置在所述第二摻雜區與所述溝槽隔離結構之間的所述第一摻雜區中,所述第一隔離器件包括:所述第一導電類型的第一隔離第一摻雜區;以及設置在所述第二摻雜區與所述第一隔離第一摻雜區之間的所述第二導電類型的第一隔離第二摻雜區,其中所述第一隔離第一摻雜區被電短接到所述第一隔離第二摻雜區。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于半導體元件工業有限責任公司,未經半導體元件工業有限責任公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201821166620.2/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L27-00 由在一個共用襯底內或其上形成的多個半導體或其他固態組件組成的器件
H01L27-01 .只包括有在一公共絕緣襯底上形成的無源薄膜或厚膜元件的器件
H01L27-02 .包括有專門適用于整流、振蕩、放大或切換的半導體組件并且至少有一個電位躍變勢壘或者表面勢壘的;包括至少有一個躍變勢壘或者表面勢壘的無源集成電路單元的
H01L27-14 . 包括有對紅外輻射、光、較短波長的電磁輻射或者微粒子輻射并且專門適用于把這樣的輻射能轉換為電能的,或適用于通過這樣的輻射控制電能的半導體組件的
H01L27-15 .包括專門適用于光發射并且包括至少有一個電位躍變勢壘或者表面勢壘的半導體組件
H01L27-16 .包括含有或不含有不同材料結點的熱電元件的;包括有熱磁組件的





