[實用新型]基于BiSS C協(xié)議的單讀數(shù)頭數(shù)據(jù)采集與多主接收裝置

有效

• 申請?zhí)枺?/td>: 201821161807.3
• 申請日: 2018-07-20
• 公開（公告）號: CN208433973U
• 公開（公告）日: 2019-01-25
• 發(fā)明（設計）人: 李猛;聶宜云;孟凡軍;張祺琛
• 申請（專利權(quán)）人: 中國航空工業(yè)集團公司北京航空精密機械研究所
• 主分類號: H04B10/60
• 分類號: H04B10/60
• 代理公司: 中國航空專利中心 11008
• 代理人: 陳宏林

1.一種基于BiSS C協(xié)議的單讀數(shù)頭數(shù)據(jù)采集與多主接收裝置，其特征在于：該裝置包括絕對式編碼器數(shù)據(jù)采集與發(fā)送板(1)、電源(2)和主接收設備(3)；所述電源(2)能夠?qū)^對式編碼器數(shù)據(jù)采集與發(fā)送板(1)進行供電；所述主接收設備(3)能夠與BiSS C模式數(shù)據(jù)的絕對式編碼器(8)進行數(shù)據(jù)通訊；所述絕對式編碼器數(shù)據(jù)采集與發(fā)送板(1)包括：FPGA(4)、差分接收與驅(qū)動芯片(5)、晶振(6)、電源芯片(7)；其中FPGA(4)通過差分接收與驅(qū)動芯片(5)與絕對式編碼器(8)和主接收設備(3)進行雙向通訊，首先FPGA(4)作為主接口向絕對式編碼器(8)提供位置請求和時序信息信號MA，將絕對式編碼器(8)以BiSS C協(xié)議輸出的位置數(shù)據(jù)SLO進行解析、CRC校驗和存儲，同時當FPGA接收到主接收設備(3)發(fā)送的位置請求和時序信息信號MA后，F(xiàn)PGA作為從接口按照BiSS C協(xié)議將絕對式編碼器(8)位置數(shù)據(jù)SLO發(fā)送給主接收設備(3)。

2.根據(jù)權(quán)利要求1所述的基于BiSS C協(xié)議的單讀數(shù)頭數(shù)據(jù)采集與多主接收裝置，其特征在于：所述FPGA包括絕對式編碼器數(shù)據(jù)采集模塊(9)和BiSS C協(xié)議數(shù)據(jù)發(fā)送模塊(10)。

3.根據(jù)權(quán)利要求1所述的基于BiSS C協(xié)議的單讀數(shù)頭數(shù)據(jù)采集與多主接收裝置，其特征在于：所述絕對式編碼器(8)為絕對式圓光柵編碼器。