[實(shí)用新型]一種上電復(fù)位電路和上電復(fù)位器

有效

• 申請(qǐng)?zhí)枺?/td>: 201821090477.3
• 申請(qǐng)日: 2018-07-10
• 公開（公告）號(hào): CN208707611U
• 公開（公告）日: 2019-04-05
• 發(fā)明（設(shè)計(jì)）人: 何永強(qiáng);程劍濤;羅旭程
• 申請(qǐng)（專利權(quán)）人: 上海艾為電子技術(shù)股份有限公司
• 主分類號(hào): H03K17/284
• 分類號(hào): H03K17/284;H03K17/687
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 王寶筠

1.一種上電復(fù)位電路，其特征在于，包括：

基準(zhǔn)電壓產(chǎn)生電路，所述基準(zhǔn)電壓產(chǎn)生電路的輸入端與系統(tǒng)電源相連，用于通過對(duì)系統(tǒng)電源進(jìn)行調(diào)節(jié)后，生成基準(zhǔn)電壓；

電壓采樣電路，用于對(duì)系統(tǒng)電源電壓進(jìn)行采樣，得到采樣電源電壓；

比較電路，用于比較所述基準(zhǔn)電壓和采樣電源電壓，并輸出與比較結(jié)果相匹配的狀態(tài)信號(hào)；

邏輯電路，所述邏輯電路的電源端與系統(tǒng)電源相連，輸入端與所述比較電路輸出端相連，當(dāng)檢測(cè)到比較電路輸出的用于表征系統(tǒng)上電完成的第一狀態(tài)信號(hào)時(shí)，建立邏輯電路的輸出端與系統(tǒng)電源之間的通路；

狀態(tài)鎖定電路，所述狀態(tài)鎖定電路的輸入端與所述邏輯電路的輸出端相連，用于當(dāng)檢測(cè)到所述邏輯電路的輸出端電壓為系統(tǒng)電壓時(shí)，鎖存并輸出系統(tǒng)電壓；

系統(tǒng)關(guān)閉電路，用于當(dāng)檢測(cè)到所述狀態(tài)鎖定電路輸出系統(tǒng)電壓時(shí)，對(duì)所述基準(zhǔn)電壓產(chǎn)生電路、比較電路和邏輯電路斷電。

2.根據(jù)權(quán)利要求1所述的上電復(fù)位電路，其特征在于，所述系統(tǒng)關(guān)閉電+路包括：

設(shè)置在所述基準(zhǔn)電壓產(chǎn)生電路、比較電路和邏輯電路與系統(tǒng)電源之間的電源開關(guān)管；

所述電源開關(guān)管的控制端與所述狀態(tài)鎖定電路輸出端相連；當(dāng)所述電源開關(guān)管的控制端為低電平時(shí)，所述電源開關(guān)管導(dǎo)通，當(dāng)所述電源開關(guān)管控制端為高電平時(shí)，所述電源開關(guān)管截止。

3.根據(jù)權(quán)利要求1所述的上電復(fù)位電路，其特征在于，所述狀態(tài)鎖定電路，包括：

第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第一電容和單向?qū)娐罚?/p>

其中，所述第一反相器的輸出端連接所述第二反相器的輸入端；

所述第二反相器的輸出端與所述第三反相器的輸入端相連；

所述第三反相器的輸出端與所述第四反相器的輸入端相連；

所述第五反相器的輸出端與所述第一反相器的輸出端相連、輸入端與所述第四反相器的輸出端相連；

所述第一電容的第一端與所述第一反相器的輸入端以及單向?qū)娐返妮斎攵讼噙B，所述第一電容的第二端接地；

所述單向?qū)娐返妮敵龆伺c系統(tǒng)電源相連；

所述第一電容的第一端作為所述狀態(tài)鎖定電路的輸入端，所述第四反相器的輸出端作為所述狀態(tài)鎖定電路的輸出端。

4.根據(jù)權(quán)利要求1所述的上電復(fù)位電路，其特征在于，所述電壓采樣電路包括：

第二電容和第三電容；

所述第三電容的第一端與系統(tǒng)電源相連、第二端與所述第二電容的第一端相連，所述第二電容的第二端接地；

所述第二電容和第三電容的公共端作為所述電壓采樣電路的輸出端。

5.根據(jù)權(quán)利要求4所述的上電復(fù)位電路，其特征在于，所述第二電容和第三電容規(guī)格相同。

6.根據(jù)權(quán)利要求1所述的上電復(fù)位電路，其特征在于，所述基準(zhǔn)電壓產(chǎn)生電路，包括：

源極與系統(tǒng)電源相連的第一PMOS管、第二PMOS管和第三PMOS管；所述第一PMOS管、第二PMOS管、第三PMOS管的柵極互聯(lián)；

柵極和漏極與所述第一PMOS管的漏極相連的第一NMOS管；

漏極與所述第二PMOS管的漏極和柵極相連的第二NMOS管，所述第一NMOS管和第二NMOS管的柵極互聯(lián)；

發(fā)射極與所述第一NMOS管的源極相連的第一三極管，所述第一三極管的集電極和基極接地；

一端與所述第一三極管的源極相連、另一端接地的第一電阻；

第一端與所述第二NMOS管的源極相連的第二電阻和第三電阻，所述第二電阻的第二端接地；

發(fā)射極與所述第三電阻的第二端相連的第二三極管，所述第二三極管的集電極和基極接地；

第一端與所述第三PMOS管的漏極相連，第二端接地的第四電阻，所述第四電阻的第一端作為所述基準(zhǔn)電壓產(chǎn)生電路的輸出端。

7.根據(jù)權(quán)利要求1所述的上電復(fù)位電路，其特征在于，所述比較電路為比較器，所述比較器的同相輸入端用于獲取所述基準(zhǔn)電壓產(chǎn)生電路輸出的生成基準(zhǔn)電壓，所述比較器的反相輸入端用于獲取所述電壓采樣電路輸出的采樣電壓。