[實(shí)用新型]一種用于局部放電檢測(cè)的裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201821025223.3
• 申請(qǐng)日: 2018-06-29
• 公開（公告）號(hào): CN208421150U
• 公開（公告）日: 2019-01-22
• 發(fā)明（設(shè)計(jì)）人: 李晏;許濟(jì)川
• 申請(qǐng)（專利權(quán)）人: 成都恒銳智科數(shù)字技術(shù)有限公司
• 主分類號(hào): G01R31/14
• 分類號(hào): G01R31/14
• 代理公司: 四川力久律師事務(wù)所 51221
• 代理人: 李正;王蕓

1.一種用于局部放電檢測(cè)的裝置，其特征在于，所述裝置包括：傳感器、信號(hào)處理模塊、模數(shù)轉(zhuǎn)換器ADC、現(xiàn)場(chǎng)可編程門陣列FPGA、CPU、以及通信模塊；

其中，傳感器用于從被檢測(cè)對(duì)象獲取檢測(cè)信號(hào)，并傳輸至信號(hào)處理模塊；信號(hào)處理模塊包括放大電路、濾波電路、以及峰值檢波電路，分別用于對(duì)檢測(cè)信號(hào)進(jìn)行放大、濾波、以及將輸入的檢測(cè)信號(hào)的頻率設(shè)置在ADC的輸入范圍；ADC用于根據(jù)來自FPGA的采樣時(shí)鐘對(duì)檢測(cè)信號(hào)進(jìn)行數(shù)字轉(zhuǎn)換以獲取數(shù)字信號(hào)，并發(fā)至FPGA；FPGA具有緩存單元和數(shù)字濾波單元，分別用于緩存接收的數(shù)字信號(hào)、根據(jù)控制命令來對(duì)緩存的數(shù)字信號(hào)進(jìn)行數(shù)字濾波處理；

CPU具有參數(shù)計(jì)算模塊和結(jié)果輸出模塊，其中參數(shù)計(jì)算模塊用于根據(jù)來自FPGA的數(shù)據(jù)計(jì)算表示局部放電強(qiáng)弱的局部放電數(shù)值；結(jié)果輸出模塊用于輸出局部放大數(shù)值以供顯示。

2.根據(jù)權(quán)利要求1所述裝置，其特征在于，所述結(jié)果輸出模塊直接與顯示器連接，以對(duì)局部放電數(shù)值進(jìn)行顯示；或者，結(jié)果輸出模塊與通信模塊連接將局部放大數(shù)值發(fā)送至移動(dòng)終端。

3.根據(jù)權(quán)利要求1所述裝置，其特征在于，所述放大電路包括依次連接的電壓跟隨電路、反向放大電路、以及加法電路。

4.根據(jù)權(quán)利要求3所述裝置，其特征在于，所述電壓跟隨電路中，檢測(cè)信號(hào)經(jīng)由第九電阻輸入第二運(yùn)算放大器的同相輸入端，并且運(yùn)算放大器的反相輸入端與其輸出端連接以隔離外部電路，并將檢測(cè)信號(hào)發(fā)送至反向放大電路。

5.根據(jù)權(quán)利要求3所述裝置，其特征在于，所述反向放大電路中，檢測(cè)信號(hào)經(jīng)由第十四電阻輸入第三運(yùn)算放大器的反相輸入端；第三運(yùn)算放大器的輸出端將放大至ADC輸入電壓范圍的檢測(cè)信號(hào)傳輸至加法電路，并經(jīng)由第十三電阻連接至反相輸入端，第三運(yùn)算放大器的同相輸入端接地。

6.根據(jù)權(quán)利要求3所述裝置，其特征在于，所述加法電路中，經(jīng)過放大的檢測(cè)信號(hào)經(jīng)由第十二電阻輸入第四運(yùn)算放大器的反向輸入端；第四運(yùn)算放大器的反向輸入端分別經(jīng)由第十七電阻與參考電壓連接，經(jīng)由第十八電阻與第四運(yùn)算放大器的輸出端連接；第四運(yùn)算放大器的同向輸入端接地，第四運(yùn)算放大器的輸出端與濾波電路連接。

7.根據(jù)權(quán)利要求1所述裝置，其特征在于，所述濾波電路中，檢測(cè)信號(hào)經(jīng)由第八電阻和第三電阻輸入第一運(yùn)算放大器的反向輸入端；第一運(yùn)算放大器的反向輸入端經(jīng)由第四電容連接至其輸出端；第一運(yùn)算放大器的同向輸入端接地；第一運(yùn)算放大器的輸出端分別經(jīng)由第四電阻和第二電容接地，經(jīng)由第二電阻和第一電阻連接至第六運(yùn)算放大器的反向輸入端；第六運(yùn)算放大器的反向輸入端經(jīng)由第六電容連接至其輸出端；第六運(yùn)算放大器的同向輸入端接地；第六運(yùn)算放大器的輸出端分別經(jīng)由第六電阻和第三電容接地，并連接至峰值檢波電路。

8.根據(jù)權(quán)利要求1至7中任一項(xiàng)所述裝置，其特征在于，所述ADC采用ADS807芯片來實(shí)現(xiàn)，F(xiàn)PGA采用A3P060/125芯片，CPU采用STM32F407處理器芯片。

9.根據(jù)權(quán)利要求1至7中任一項(xiàng)所述裝置，其特征在于，所述通信模塊采用WIFI、GPRS、CDMA、WCDMA、EVDO、3G、4G中的一種或者多種移動(dòng)無線通信模塊，并利用公用無線通信網(wǎng)絡(luò)進(jìn)行數(shù)據(jù)遠(yuǎn)程傳輸。

10.根據(jù)權(quán)利要求1至7中任一項(xiàng)所述裝置，其特征在于，所述濾波電路設(shè)置為低頻段500MHz-700MHz，高頻段1.1GHz-1.3GHz，全頻段300MHz-1.5GHz三個(gè)帶通濾波結(jié)構(gòu)；或者

濾波電路設(shè)置為10KHz、20KHz、30KHz高通和100KHz、200KHz低通組合的帶通濾波結(jié)構(gòu)；或者

濾波電路設(shè)置為1MHz-100MHz的帶通濾波結(jié)構(gòu)；或者

濾波電路設(shè)置為1MHz-30MHz、1MHz-5MHz、5MHz-10MHz三個(gè)帶通濾波結(jié)構(gòu)。