[實用新型]半導體裝置

有效

• 申請號: 201821011027.0
• 申請日: 2018-06-28
• 公開（公告）號: CN208521927U
• 公開（公告）日: 2019-02-19
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L21/321;H01L21/768
• 代理公司: 上海市錦天城律師事務所 31273
• 代理人: 何金花

本實用新型提供一種半導體裝置，該半導體裝置包括一晶圓，晶圓包含基板和在基板上的絕緣層，絕緣層具有空洞；在絕緣層上形成金屬層，金屬層在空洞里面填充形成為金屬栓塞，金屬栓塞的頂面凹陷于絕緣層的上表面的深度在100納米以內，利用金屬栓塞的頂面和絕緣層的上表面經由化學機械研磨的主研磨步驟和后研磨步驟所達成。本實用新型有效改善了金屬栓塞凹陷缺陷，提升了金屬栓塞導電性能，提高了產品成品率。

技術領域

本實用新型涉及半導體制造領域，特別涉及半導體集成電路領域，尤其涉及一種半導體裝置。

背景技術

隨著半導體制程中集成電路的積集度增加，晶圓表面無法提供足夠的面積來制作所需的內連線。為了配合金屬氧化半導體晶體管縮小后所增加的內連線需求，多重金屬內連線的制作便逐漸成為許多集成電路所必須采用的方式。而金屬雙鑲嵌技術搭配低介電常數材料所構成的金屬間介電層是目前最受歡迎的金屬內連線制程組合，尤其針對高積集度、高速邏輯集成電路晶片制造以及0.18微米以下的深次微米半導體制程，金屬雙鑲嵌內連線技術在集成電路制程中已日益重要，而且勢必將成為下一世代半導體制程的標準內連線技術。

在目前的多重金屬內連線制作中，較高的積集度與CVD(化學氣相沉積，chemicalvapor deposition)較佳的階梯覆蓋的金屬插塞被廣泛應用于多重金屬化的接觸插塞與介層插塞的制作。例如利用金屬插塞電連接上層鋁金屬墊以及下層銅雙鑲嵌內連線以串連形成完整回路。

公知方法在制作金屬插塞時，首先于介電層內的介層洞或插塞洞內表面形成一阻障層，再利用化學氣相沉積法填塞金屬于介層洞內或插塞洞內以形成金屬插塞，一般常使用鈦/氮化鈦復合層作為阻障層材料。然而，由于前述金屬雙鑲嵌制程作為金屬內連線的技術日漸普及，金屬插塞下方連接的雙鑲嵌結構內填塞的是擴散能力較強的銅金屬，目前半導體業界一般常使用氮化鉭作為阻障層材料，以保證后續填入的金屬具備較佳的黏著性。在氮化鉭層之后，再利用濺鍍方式于氮化鉭層上沉積一厚度約為300埃至1500埃的金屬層，以幫助后續化學氣相沉積法沉積金屬的成長。然后再以化學氣相沉積法填塞約2500埃至4000埃的金屬于介層洞或插塞洞。最后進行一化學機械研磨制程(CMP)，將金屬頂部表面磨至約略與介電層表面切齊，完成金屬插塞的制作。

CMP工藝是指，在制造半導體時，通過使用研磨頭和研磨漿料使晶圓表面平坦化的研磨方法，在聚氨酯材質的研磨頭上滴加漿料組合物使其與晶圓接觸之后，實施結合了旋轉及直線運動的軌道運動，對晶圓進行機械及化學研磨工藝。

在CMP工藝中上述研磨漿料通常包含發揮物理研磨作用的研磨劑和發揮化學研磨作用的研磨促進劑，例如蝕刻劑或氧化劑，通過物理化學方法選擇性地蝕刻晶圓表面上的突出部分，提供平坦的表面。

CMP研磨漿料根據研磨對象可分為絕緣層研磨用漿料和金屬研磨用漿料，其中，絕緣層研磨用漿料適用于半導體工藝中ILD(層間電介質)工藝和STI(淺槽隔離)工藝，金屬研磨用漿料用于鎢、鋁或銅配線的連接點及形成接點/通插塞時或者雙鑲嵌工藝中。

CMP工藝使用包含氧化劑的漿料，通常在包含有二氧化硅、氧化鋁微粒等研磨劑的漿料中混合過氧化氫溶液、鐵的硝酸鹽等強氧化劑而使用。漿料內的氧化劑使金屬表面氧化制備成金屬氧化物，金屬氧化物的強度遠遠弱于金屬的強度，可易于用研磨劑除去。在CMP工藝中，通過漿料內的研磨劑及CMP墊的機械研磨來除去金屬氧化物層，下面的金屬通過氧化劑而變成金屬氧化物后繼續被除去，反復此過程來除去金屬層。而且，金屬阻隔膜也通過與金屬層研磨類似的機理而除去。

CMP工藝中反復進行著研磨顆粒除去由氧化劑形成的氧化物的過程。因此，為了提高研磨率，將從加快氧化過程、順利地除去形成的氧化物的方面考慮而設計漿料。

增加腐蝕金屬的氧化劑的濃度可以提高研磨速度，但是隨著腐蝕速度的提高，為了腐蝕坑或接觸部分等元件的電氣特性而需要形成配線層的部分也發生腐蝕，反而會減少元件的可靠性和收率。