[實(shí)用新型]動(dòng)態(tài)D觸發(fā)器及應(yīng)用其的數(shù)據(jù)運(yùn)算單元、芯片、算力板和計(jì)算設(shè)備

有效

• 申請(qǐng)?zhí)枺?/td>: 201820988339.0
• 申請(qǐng)日: 2018-06-25
• 公開（公告）號(hào): CN208608970U
• 公開（公告）日: 2019-03-15
• 發(fā)明（設(shè)計(jì)）人: 劉杰堯;張楠賡;吳敬杰;馬晟厚
• 申請(qǐng)（專利權(quán)）人: 北京嘉楠捷思信息技術(shù)有限公司
• 主分類號(hào): H03K3/012
• 分類號(hào): H03K3/012;H03K3/037
• 代理公司: 北京律誠同業(yè)知識(shí)產(chǎn)權(quán)代理有限公司 11006
• 代理人: 梁揮;祁建國

本實(shí)用新型提供一種動(dòng)態(tài)D觸發(fā)器及應(yīng)用其的數(shù)據(jù)運(yùn)算單元、芯片、算力板和計(jì)算設(shè)備。包括一輸入端、一輸出端以及至少一時(shí)鐘信號(hào)端；一第一鎖存單元，用于傳輸所述輸入端的數(shù)據(jù)并在時(shí)鐘信號(hào)控制下鎖存所述數(shù)據(jù)；一第二鎖存單元，用于鎖存所述輸出端的數(shù)據(jù)并在時(shí)鐘信號(hào)控制下將所述第一鎖存單元鎖存的所述數(shù)據(jù)反相傳輸；一輸出驅(qū)動(dòng)單元，用于反相并輸出從所述第二鎖存單元接收到的所述數(shù)據(jù)；所述第一鎖存單元、所述第二鎖存單元以及所述輸出驅(qū)動(dòng)單元依次串接在所述輸入端和所述輸出端之間；所述第二鎖存單元在時(shí)鐘信號(hào)控制下通過單一元件實(shí)現(xiàn)高電平、低電平和高阻三種狀態(tài)的輸出。借此，本實(shí)用新型可以有效減小芯片面積，降低功耗、減小邏輯延時(shí)。

技術(shù)領(lǐng)域

本實(shí)用新型涉及一種受時(shí)鐘控制的存儲(chǔ)器件，尤其涉及一種在計(jì)算設(shè)備中應(yīng)用的動(dòng)態(tài)D觸發(fā)器。

背景技術(shù)

虛擬貨幣(如比特幣、以太幣)是一種P2P形式的數(shù)字貨幣，自2009年比特幣系統(tǒng)推出以來就受到了廣泛關(guān)注。該系統(tǒng)是基于區(qū)塊鏈構(gòu)建分布式共享總賬，從而保證系統(tǒng)運(yùn)行的安全、可靠以及去中心化。

在哈希運(yùn)算和工作量證明上，比特幣是基于計(jì)算得到的唯一正確的哈希值，來證明工作量從而獲得記賬打包區(qū)塊權(quán)，因此獲得獎(jiǎng)勵(lì)，這就是工作量證明(Pow)。

目前除了暴力計(jì)算外，還沒有有效的算法進(jìn)行哈希運(yùn)算。比特幣挖礦開始于CPU或者GPU這種低成本的硬件，不過隨著比特幣的流行，挖礦的過程出現(xiàn)較大變化。如今，挖礦活動(dòng)轉(zhuǎn)移到現(xiàn)場(chǎng)可編程門陣列(FPGA)或?qū)Ｓ眯酒?(ASIC)上來，這種FPGA或ASIC挖礦模式的挖礦效率非常高。

D觸發(fā)器應(yīng)用非常廣泛，可用做數(shù)字信號(hào)的寄存，移位寄存，分頻和波形發(fā)生器等。D觸發(fā)器具有數(shù)據(jù)(Data)和時(shí)鐘(CLK)兩個(gè)輸入，具有一個(gè)輸出(Q)，可將數(shù)據(jù)寫入到D觸發(fā)器中或從其中讀取數(shù)據(jù)。

CN1883116A公開了一種如圖1所示的正反饋D觸發(fā)器電路106，包括模擬開關(guān)300、反相器302、模擬開關(guān)304、反相器306、反相器308、模擬開關(guān) 310、反相器312、以及模擬開關(guān)314。模擬開關(guān)300、304、310以及314是使用P通道/N通道晶體管的模擬開關(guān)，通過與CK同相位的CKP以及與CK反相位的CKN進(jìn)行開關(guān)動(dòng)作。反相器302、306、反相器308以及312是CMOS反相器。由此可以看出，一個(gè)傳統(tǒng)的D觸發(fā)器基本上需要16個(gè)PMOS/NMOS 晶體管，所占面積較大。

對(duì)于新一代用于挖掘虛擬數(shù)字貨幣的計(jì)算設(shè)備而言，挖礦過程就是進(jìn)行大量重復(fù)性的邏輯計(jì)算流水線，這就需要若干個(gè)D觸發(fā)器進(jìn)行存儲(chǔ)數(shù)據(jù)。這樣在需要大量D觸發(fā)器的計(jì)算設(shè)備中，就會(huì)導(dǎo)致芯片面積增大、運(yùn)算速度變慢、漏電不好控制的缺點(diǎn)。

CN1883116A還公開了一種如圖2所示的動(dòng)態(tài)D觸發(fā)器電路102，動(dòng)態(tài)D 觸發(fā)器電路102包括第1模擬開關(guān)200、第1反相器202、第2模擬開關(guān)204、以及第2反相器206。動(dòng)態(tài)D觸發(fā)器電路102通過第1模擬開關(guān)200與第2模擬開關(guān)204的模擬開關(guān)、以及第1反相器202與第2反相器206的門電容及布線電容等寄生電容，構(gòu)成采樣保持電路。

上述動(dòng)態(tài)D觸發(fā)器中，反相器202和模擬開關(guān)204分立設(shè)置，存在模擬開關(guān)不易控制、存取速度慢的問題。

實(shí)用新型內(nèi)容

本實(shí)用新型所要解決的技術(shù)問題是提供一種用于計(jì)算設(shè)備的動(dòng)態(tài)D觸發(fā)器，可以有效減小芯片面積，降低功耗、減小邏輯延時(shí)。

為了實(shí)現(xiàn)上述目的，本實(shí)用新型提供了動(dòng)態(tài)D觸發(fā)器，包括：

一輸入端、一輸出端以及至少一時(shí)鐘信號(hào)端；

一第一鎖存單元，用于傳輸所述輸入端的數(shù)據(jù)并在時(shí)鐘信號(hào)控制下鎖存所述數(shù)據(jù)；

一第二鎖存單元，用于鎖存所述輸出端的數(shù)據(jù)并在時(shí)鐘信號(hào)控制下將所述第一鎖存單元鎖存的所述數(shù)據(jù)反相傳輸；