[實用新型]一種基于FPGA的GPS端口的擴展裝置

有效

• 申請號: 201820940524.2
• 申請日: 2018-06-19
• 公開（公告）號: CN208459597U
• 公開（公告）日: 2019-02-01
• 發明（設計）人: 張衛;吳陽生;張慶平
• 申請（專利權）人: 南京新和普電力科技有限公司
• 主分類號: G01S19/14
• 分類號: G01S19/14;G05B19/042
• 代理公司: 南京同澤專利事務所(特殊普通合伙) 32245
• 代理人: 閆彪

本實用新型涉及一種基于FPGA的GPS端口的擴展裝置，屬于數字化變電站網絡智能設備領域。本裝置包括彼此形成信號連接的FPGA微處理器、采集模塊和輸出模塊，采集模塊連接外部輸入信號源，外部輸入信號源產生外部輸入信號，FPGA微處理器包括彼此形成信號連接的解碼模塊、編碼模塊和多路驅動模塊，還包括分別連接解碼模塊和編碼模塊的本地GPS時間模塊。本裝置集成度高，芯片數量少，電路穩定可靠，功耗低，體積小，GPS擴展卡可工作在兩種模式。

技術領域

本實用新型涉及一種基于FPGA的GPS端口的擴展裝置，跟具體的說是涉及一種基于FPGA實現GPS的IRIG-B端口的擴展裝置，數字化變電站網絡智能設備領域。

背景技術

網絡分析儀(以下簡稱網分)作為智能變電站的重要監視設備，接收并連續記錄網絡通信報文,用來分析報文編碼的正確性、時序的合理性、通信的穩定性以及二次設備動作行為的有效性。記錄的數據真實地反映了設備通信行為和報文數據交換的全過程，是分析和判斷設備工作狀態和技術性能的重要依據，網分要具有快速的數據采集和數據處理能力，并對接收到報文加蓋高精度時間戳。絕對時間戳反應了報文到達的時間順序以及IED發布報文的時序。按照國網相關技術規范要求報文分辨率小于1us，網分時鐘同步誤差不大于1us。依賴于時間精度進行分析、判斷的內容包括：合并單元SV時間間隔穩定性(離散度)、智能終端GOOSE重發機制、智能終端對時狀態有效性等。

根據以上分析，由于網分與時鐘的同步有誤差所造成一些分析結果誤差，這些誤差會對運行人員產生誤導，干擾現場作業，延遲解決問題的時間。為了減少網分自身與時鐘的同步誤差對IED通信行為分析造成一些誤判影響，需要保證網分時間同步與時間守時的穩定性。SV離散度分析與GOOSE發送機制分析采用的都是用絕對時間計算出相對時間差，即在一段時間周期內，如果能保證網分時間遞增均勻性，可以增加對這些項目分析結果的可信度。在時鐘跳變時或者網分時間與時鐘源時間偏差較大情況下，才刷新時間并打上標識，這一時刻不進行相關分析，可以避免產生錯誤的分析結果。在網分時間與時鐘源時間誤差較小情況下，則不進行刷新時間，保證時間的均勻性；在能保證絕對時間粗略滿足精度前提下，更重要的是保證時間遞增的均勻性；保證了時間遞增均勻性就可以減少時間同步誤差對SV離散度、GOOSE發送機制的分析誤判。

而目前工程應用多端口的網絡采集往往是基于分布式終端完成，所以設計一個低成本高可靠的GPS擴展裝置有其現實意義。

實用新型內容

本實用新型要解決的技術問題是，針對現有技術不足提供一種基于FPGA的GPS端口的擴展裝置，能夠實現報文時間戳的高度精度性。

本實用新型為解決上述技術問題提出的技術方案是： 一種基于FPGA的GPS端口的擴展裝置，包括彼此形成信號連接的FPGA微處理器、采集模塊和輸出模塊，所述采集模塊連接外部輸入信號源，所述外部輸入信號源產生外部輸入信號，所述采集模塊和輸出模塊分別連接所述FPGA微處理器的輸入口和輸出口，所述FPGA微處理器包括彼此形成信號連接的解碼模塊、編碼模塊和多路驅動模塊，還包括分別連接所述解碼模塊和編碼模塊的本地GPS時間模塊，所述解碼模塊連接所述輸入口，所述多路驅動模塊連接所述輸出口。

當所述外部輸入信號是有效信號時,所述解碼模塊對所述外部輸入信號進行解碼并獲得時間信息，通過所述編碼模塊對所述時間信息進行編碼并發送至所述多路驅動模塊，通過所述多路驅動模塊將編碼后的時間信息發送至所述輸出口和輸出模塊。

當所述外部輸入信號是無效信號時,所述本地GPS時間模塊直接輸出本地時間信息至所述編碼模塊進行編碼，編碼后的所述本地時間信息發送至所述多路驅動模塊，通過所述多路驅動模塊將編碼后的所述本地時間信息發送至所述輸出口和輸出模塊。

進一步的，所述外部輸入信號是GPS時間信號。

進一步的，所述輸出模塊含有至少八個對外接口。