[實(shí)用新型]一種基于FPGA實(shí)現(xiàn)的分?jǐn)?shù)階積分器

有效

• 申請(qǐng)?zhí)枺?/td>: 201820937532.1
• 申請(qǐng)日: 2018-06-15
• 公開(kāi)（公告）號(hào): CN208190613U
• 公開(kāi)（公告）日: 2018-12-04
• 發(fā)明（設(shè)計(jì)）人: 徐馳;金予;李歡
• 申請(qǐng)（專(zhuān)利權(quán)）人: 北京化工大學(xué)
• 主分類(lèi)號(hào): H03H17/00
• 分類(lèi)號(hào): H03H17/00;H03H17/02
• 代理公司: 北京細(xì)軟智谷知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11471
• 代理人: 韓國(guó)強(qiáng)

1.一種基于FPGA實(shí)現(xiàn)的分?jǐn)?shù)階積分器，其特征在于，包括：

量化模塊，用于量化分?jǐn)?shù)階積分器的系數(shù)，得到分?jǐn)?shù)階積分器時(shí)域下的差分表達(dá)式；

FPGA模塊，用于根據(jù)所述差分表達(dá)式，將所述分?jǐn)?shù)階積分器的實(shí)現(xiàn)分解為無(wú)反饋結(jié)構(gòu)的零點(diǎn)系數(shù)的FPGA實(shí)現(xiàn)、無(wú)反饋結(jié)構(gòu)的極點(diǎn)系數(shù)的FPGA實(shí)現(xiàn)及無(wú)反饋結(jié)構(gòu)的頂層運(yùn)算的FPGA實(shí)現(xiàn)。

2.根據(jù)權(quán)利要求1所述的分?jǐn)?shù)階積分器，其特征在于，所述量化模塊，包括：

獲取子模塊，用于獲取分?jǐn)?shù)階積分器的標(biāo)準(zhǔn)傳遞函數(shù)；

變形子模塊，用于將所述標(biāo)準(zhǔn)傳遞函數(shù)變形為分?jǐn)?shù)階傳遞函數(shù)；

量化子模塊，用戶(hù)對(duì)所述分?jǐn)?shù)階傳遞函數(shù)的系數(shù)進(jìn)行量化；

輸出子模塊，用于根據(jù)量化后的系數(shù)，輸出所述分?jǐn)?shù)階傳遞函數(shù)時(shí)域下的差分表達(dá)式。

3.根據(jù)權(quán)利要求2所述的分?jǐn)?shù)階積分器，其特征在于，所述量化子模塊，還用于將量化后的分?jǐn)?shù)階傳遞函數(shù)分母系數(shù)的第一項(xiàng)設(shè)置為2的整數(shù)次冪次方的形式。

4.根據(jù)權(quán)利要求2所述的分?jǐn)?shù)階積分器，其特征在于，若所述標(biāo)準(zhǔn)傳遞函數(shù)包括：比例系數(shù)、積分系數(shù)和半階積分算子，則所述變形子模塊，包括：

接收子模塊，用于接收用戶(hù)設(shè)定的比例系數(shù)和積分系數(shù)；

展開(kāi)子模塊，用于采用預(yù)設(shè)的積分算法將所述半階積分算子展開(kāi)；

代入子模塊，用于將所述比例系數(shù)、積分系數(shù)和展開(kāi)后的半階積分算子代入到所述標(biāo)準(zhǔn)傳遞函數(shù)中，將所述標(biāo)準(zhǔn)傳遞函數(shù)變形為分?jǐn)?shù)階傳遞函數(shù)。

5.根據(jù)權(quán)利要求4所述的分?jǐn)?shù)階積分器，其特征在于，所述展開(kāi)子模塊，具體用于采用Al-aloui算法對(duì)所述半階積分算子進(jìn)行數(shù)值逼近，以將所述半階積分算子展開(kāi)。

6.根據(jù)權(quán)利要求1所述的分?jǐn)?shù)階積分器，其特征在于，所述FPGA模塊，包括：

求差子模塊，用于對(duì)零點(diǎn)系數(shù)的FPGA實(shí)現(xiàn)結(jié)果與極點(diǎn)系數(shù)的FPGA實(shí)現(xiàn)結(jié)果做差運(yùn)算；

移位子模塊，用于對(duì)所述求差子模塊輸出的結(jié)果進(jìn)行移位；

截位子模塊，用于將所述移位子模塊輸出的結(jié)果截位后輸出。

7.根據(jù)權(quán)利要求6所述的分?jǐn)?shù)階積分器，其特征在于，所述FPGA模塊，還包括：

第一移位相加子模塊，用于實(shí)現(xiàn)所述零點(diǎn)系數(shù)的常系數(shù)乘法運(yùn)算；

第一求和子模塊，用于對(duì)所述第一移位相加子模塊的運(yùn)算結(jié)果求和，以輸出零點(diǎn)系數(shù)的FPGA實(shí)現(xiàn)結(jié)果；

第二移位相加子模塊，用于實(shí)現(xiàn)所述極點(diǎn)系數(shù)的常系數(shù)乘法運(yùn)算；

第二求和子模塊，用于對(duì)所述第二移位相加子模塊的運(yùn)算結(jié)果求和，以輸出極點(diǎn)系數(shù)的FPGA實(shí)現(xiàn)結(jié)果。

8.根據(jù)權(quán)利要求1所述的分?jǐn)?shù)階積分器，其特征在于，所述零點(diǎn)系數(shù)的FPGA實(shí)現(xiàn)與極點(diǎn)系數(shù)的FPGA實(shí)現(xiàn)皆采用FIR濾波器實(shí)現(xiàn)時(shí)所使用的方法。