[實用新型]一種基于數字鎖相環的時鐘去抖動電路

有效

• 申請號: 201820885329.4
• 申請日: 2018-06-07
• 公開（公告）號: CN208063173U
• 公開（公告）日: 2018-11-06
• 發明（設計）人: 耿彎彎;常濤;張宇;馬英英
• 申請（專利權）人: 天津光電通信技術有限公司
• 主分類號: H03L7/085
• 分類號: H03L7/085;H03L7/099
• 代理公司: 天津諾德知識產權代理事務所(特殊普通合伙) 12213
• 代理人: 欒志超

一種基于數字鎖相環的時鐘去抖動電路，包括數字鎖相環模塊、模/數轉換模塊和數/模轉換模塊；所述模/數轉換模塊的一端連接抖動時鐘信號源，另一端與所述數字鎖相環模塊電連接；所述數/模轉換模塊的一端與所述模/數轉換模塊電連接，另一端與所述數字鎖相環模塊電連接。本申請的有益效果是：通過將抖動時鐘轉換為數字、模擬的正弦波方式，最終獲得去抖動的時鐘，對系統時鐘要求不高，降低了系統的設計難度和成本；數字鎖相環模塊采用FPGA實現，一致性好，調試難度低，容易實現低抖動時鐘的去抖動。

技術領域

本申請屬于時鐘去抖動技術領域，具體地說，涉及一種基于數字鎖相環的時鐘去抖動電路。

背景技術

常用的數字時鐘去抖動方法，恢復出的去抖動時鐘信號的周期性仍不能滿足一些高精度的時鐘要求。要降低時鐘抖動性的變化，就需要提高恢復時鐘頻率，從而提高對恢復時鐘的采樣率。如果對時鐘抖動性變化的要求低至納秒級，則所需的恢復時鐘頻率高達1GHz甚至更高。在當前的技術條件下，這是難以實現的，既使實現費用也是很高的。而且高頻率的采樣率對鑒相器和環路濾波的設計要求很高，無形當中又增加了配套器件的設計難度和設計費用，最終提高使用成本。

發明內容

有鑒于此，本申請所要解決的技術問題是提供了一種基于數字鎖相環的時鐘去抖動電路，能夠利用鑒相器單元獲得的抖動時鐘差值信息、環路濾波單元獲得的頻率控制字信息和NCO生成的去抖動時鐘信息，恢復出去抖動后的時鐘。

為了解決上述技術問題，本申請公開了一種基于數字鎖相環的時鐘去抖動電路，并采用以下技術方案來實現。

一種基于數字鎖相環的時鐘去抖動電路，包括數字鎖相環模塊、模/數轉換模塊和數/模轉換模塊；所述模/數轉換模塊的一端連接抖動時鐘信號源，另一端與所述數字鎖相環模塊電連接；所述數/模轉換模塊的一端與所述模/數轉換模塊電連接，另一端與所述數字鎖相環模塊電連接。

進一步的，所述數字鎖相環單元包括鑒相器、環路濾波模塊和NCO模塊，所述鑒相器、所述環路濾波模塊和所述NCO模塊依次電連接；且所述鑒相器的輸入端與所述模/數轉換模塊電連接，所述NCO模塊的輸出端與所述數/模轉換模塊電連接。

更進一步的，所述數/模轉換電路采用AD9233芯片。

更進一步的，所述模/數轉換模塊采用DA9957芯片。

與現有技術相比，本申請可以獲得包括以下技術效果：通過將抖動時鐘轉換為數字、模擬的正弦波方式，最終獲得去抖動的時鐘，對系統時鐘要求不高，降低了系統的設計難度和成本；數字鎖相環模塊采用FPGA實現，一致性好，調試難度低，容易實現低抖動時鐘的去抖動。

當然，實施本申請的任一產品并不一定需要同時達到以上所述的所有技術效果。

附圖說明

此處所說明的附圖用來提供對本申請的進一步理解，構成本申請的一部分，本申請的示意性實施例及其說明用于解釋本申請，并不構成對本申請的不當限定。在附圖中：

圖1是本申請一個實施例的基于數字鎖相環的時鐘去抖動電路原理框圖。

圖2是本申請一個實施例的鑒相器原理框圖。

具體實施方式

以下將配合附圖及實施例來詳細說明本申請的實施方式，藉此對本申請如何應用技術手段來解決技術問題并達成技術功效的實現過程能充分理解并據以實施。

一種基于數字鎖相環的時鐘去抖動電路，如圖1所示，包括數字鎖相環模塊、模/數轉換模塊1和數/模轉換模塊5。模/數轉換模塊1的一端連接原始的抖動時鐘信號源，另一端與數字鎖相環模塊電連接；數/模轉換模塊5的一端與模/數轉換模塊1電連接，另一端與數字鎖相環模塊電連接。