[實用新型]一種基準電壓源電路

有效

• 申請號: 201820848837.5
• 申請日: 2018-06-01
• 公開（公告）號: CN208239921U
• 公開（公告）日: 2018-12-14
• 發明（設計）人: 湯小虎
• 申請（專利權）人: 上海漢容微電子有限公司
• 主分類號: G05F1/567
• 分類號: G05F1/567;G05F1/575
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 羅滿

1.一種基準電壓源電路，其特征在于，包括第一三極管、電流鏡電路和帶隙基準電路；其中，

所述第一三極管的輸入端與電源連接，所述第一三極管的輸出端與所述帶隙基準電路的第一輸入端連接；

所述帶隙基準電路的輸出端作為所述基準電壓源電路的輸出端；

所述電流鏡電路的第一電流輸出端與所述第一三極管的控制端連接；所述電流鏡電路的第二電流輸出端與所述帶隙基準電路的第二輸入端連接；用于對所述帶隙基準電路的工作電流進行補償，降低所述帶隙基準電路的輸出電壓的溫度系數。

2.根據權利要求1所述的基準電壓源電路，其特征在于，所述電流鏡電路為共柵共源電流鏡電路。

3.根據權利要求2所述的基準電壓源電路，其特征在于，所述共柵共源電流鏡電路包括第一PMOS管和第二PMOS管；其中，

所述第一PMOS管的源極與所述第二PMOS管的源極均與所述電源連接；所述第一PMOS管的漏極和柵極均與所述第二PMOS管的柵極連接；所述第一PMOS管的漏極作為所述電流鏡電路的所述第一電流輸出端；所述第二PMOS管的漏極作為所述電流鏡電路的所述第二電流輸出端。

4.根據權利要求3所述的基準電壓源電路，其特征在于，所述第一PMOS管與所述第二PMOS管均為增強型PMOS管。

5.根據權利要求1所述的基準電壓源電路，其特征在于，所述帶隙基準電路包括第二三極管、第三三極管、第四三極管、第五三極管、第一電阻、第二電阻、第三電阻和第一運算放大器；其中，

所述第二三極管的輸入端與所述第三三極管的輸入端連接，并作為所述帶隙基準電路的第一輸入端；

所述第二三極管的控制端和所述第三三極管的控制端均與所述第一運算放大器的輸出端連接，并作為所述帶隙基準電路的輸出端；

所述第二三極管的輸出端分別與所述第四三極管的輸入端和所述第五三極管的控制端連接；所述第四三極管的輸出端分別與所述第一電阻的第一端和所述第一運算放大器的反相輸入端連接；所述第一電阻的第二端接地；所述第三三極管的輸出端分別與所述第四三極管的控制端和所述第五三極管的輸入端連接；所述第五三極管的輸出端與所述第二電阻的第一端連接；

所述第二電阻的第二端分別與所述第一運算放大器的正相輸入端和所述第三電阻的第一端連接，并作為所述帶隙基準電路的第二輸入端；所述第三電阻的第二端接地，所述第三電阻與所述第一電阻的阻值相等。

6.根據權利要求5所述的基準電壓源電路，其特征在于，所述第二三極管、所述第三三極管、所述第四三極管和所述第五三極管的型號均相同。

7.根據權利要求1所述的基準電壓源電路，其特征在于，所述帶隙基準電路包括第一開關管、第六三極管、第七三極管、第四電阻、第五電阻、第六電阻和第二運算放大器；其中，

所述第一開關管的輸入端作為所述帶隙基準電路的第一輸入端；

所述第一開關管的控制端與所述第二運算放大器的輸出端連接；所述第一開關管的輸出端分別與所述第四電阻的第一端和所述第五電阻的第一端連接，并作為所述帶隙基準電路的第一輸出端，用以輸出第一基準電壓；

所述第四電阻的第二端分別與所述第二運算放大器的正相輸入端、所述第六三極管的輸入端、所述第六三極管的控制端連接；

所述第六三極管的輸出端接地；所述第五電阻的第二端分別與所述第二運算放大器的反相輸入端、所述第七三極管的輸入端、所述第七三極管的控制端連接，所述第五電阻與所述第四電阻的阻值相等；所述第七三極管的輸出端與所述第六電阻的第一端連接；所述第六電阻的第二端接地。

8.根據權利要求7所述的基準電壓源電路，其特征在于，所述第一開關管為MOS管。

9.根據權利要求7所述的基準電壓源電路，其特征在于，所述第一開關管為三極管；所述第二運算放大器的輸出端作為所述帶隙基準電路的第二輸出端，用以輸出比所述第一基準電壓高的第二基準電壓。

10.根據權利要求1至9任一項所述的基準電壓源電路，其特征在于，所述第一三極管為NPN三極管，所述NPN三級管的集電極作為所述第一三極管的輸入端，所述NPN三極管的發射極作為所述第一三極管的輸出端。