[實用新型]半導體結構及半導體集成電路結構

有效

• 申請號: 201820783725.6
• 申請日: 2018-05-24
• 公開（公告）號: CN208489192U
• 公開（公告）日: 2019-02-12
• 發明（設計）人: 劉鐵
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L21/266;H01L21/3105;H01L21/8242
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 佟婷婷

本實用新型提供一種半導體結構，包括：待處理結構，其上表面輪廓定義一突出部及一遮掩部，突出部具有一高于遮掩部的離子注入面，遮掩部具有一初始上表面，離子注入面與初始上表面位于待處理結構的同一側，突出部還具有由初始上表面至離子注入面的突起高度；突出部包括自離子注入面進行離子注入所形成的區域。通過上述方案，本實用新型提供了一種半導體結構，可以通過離子注入的方式解決半導體結構研磨速率的問題，從而可以依據實際需求調節不同區域的研磨速率；可以解決將具有高度差的結構層刻蝕研磨至同一平面的過程中所造成的晶圓表面刮傷的問題；另外，本實用新型還可以在同一晶圓的不同結構的研磨過程中，保證研磨后得到薄膜的均一性等。

技術領域

本實用新型屬于半導體集成電路器件結構制備技術領域，特別是涉及一種半導體結構及半導體集成電路結構。

背景技術

動態隨機存儲器(Dynamic Random Access Memory，簡稱：DRAM)是計算機中常用的半導體存儲器件，由許多重復的存儲單元組成。每個存儲單元通常包括電容器和晶體管；晶體管的柵極與字線相連、漏極與位線相連、源極與電容器相連；字線上的電壓信號能夠控制晶體管的打開或關閉，進而通過位線讀取存儲在電容器中的數據信息，或者通過位線將數據信息寫入到電容器中進行存儲。

目前，在半導體器件結構的制備中，經常遇到需要刻蝕以及研磨等工藝，在研磨過程中往往存在研磨速率很差以及研磨后形成缺陷等諸多問題，例如，在一DRAM產品中，記憶單元(memory cell)與其邊緣(periphery)器件形成后，上面需要覆蓋一層介電質(通常是SiO₂)，由于memory cell和periphery區域的高度差，造成介電質層高度落差，為了減少這種高度差，通常需要在periphery上覆蓋光阻，對memory cell上面的介電質層進行刻蝕，光阻去除后，再使用CMP(chemical mechanical polish，化學機械研磨)的方法將介電質層磨平，從而，刻蝕后形成的突起會在后續的化學機械研磨中斷裂，并造成晶圓表面刮傷，最終可能影響產品的電性和良率。

因此，如何提供一種半導體結構及半導體結構集成電路結構及其制備方法，以解決現有技術中存在的研磨速率差以及研磨過程容易造成產品缺陷等的問題實屬必要。

實用新型內容

鑒于以上所述現有技術的缺點，本實用新型的目的在于提供一種半導體結構及半導體集成電路結構及其制備方法，用于解決現有技術中研磨速率差以及研磨過程容易造成產品缺陷等問題。

為實現上述目的及其他相關目的，本實用新型提供一種半導體結構，包括：

待處理結構，所述待處理結構的上表面輪廓定義一突出部及一遮掩部，所述突出部具有一高于所述遮掩部的離子注入面，所述遮掩部具有一初始上表面，其中，所述離子注入面與所述初始上表面位于所述待處理結構的同一側，且所述突出部還具有由所述初始上表面形成的水平面至所述離子注入面的突起高度；

其中，所述突出部包括自所述離子注入面進行離子注入所形成的區域，所述離子注入用于破壞所述突出部的內部化學鍵結進而提高所述突出部的研磨速率。

本實用新型還提供一種半導體集成電路結構，所述半導體集成電路結構包括：

半導體處理結構，所述半導體處理結構具有一研磨表面以及一初始上表面，且所述研磨表面不高于由所述初始上表面形成的水平面；