[實用新型]一種高速低功耗四/五預分頻器有效
| 申請號： | 201820713404.9 | 申請日： | 2018-05-14 |
| 公開（公告）號： | CN208299782U | 公開（公告）日： | 2018-12-28 |
| 發明（設計）人： | 魏啟迪;朱曉銳;章國豪 | 申請（專利權）人： | 廣東工業大學 |
| 主分類號： | H03K23/00 | 分類號： | H03K23/00;H03L7/089;H03L7/18 |
| 代理公司： | 北京集佳知識產權代理有限公司 11227 | 代理人： | 張春水;唐京橋 |
| 地址： | 510060 廣東*** | 國省代碼： | 廣東;44 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 單相時鐘 觸發器 輸出端 或非門 第三級 輸入端連接 預分頻器 柵極連接 低功耗 第一級 非門 漏極 本實用新型 從鎖存器 控制信號 源極連接 主鎖存器 輸入端 | ||
1.一種高速低功耗四/五預分頻器，其特征在于，包括：
第一級真單相時鐘觸發器DFF1、第二級真單相時鐘觸發器DFF2、第三級真單相時鐘觸發器DFF3、或非門N1、NMOS晶體管M1和NMOS晶體管M2；
或非門N1的輸出端與NMOS晶體管M2的柵極連接；
第二NMOS晶體管M2的漏極與NMOS晶體管M1的源極連接；
第一級真單相時鐘觸發器DFF1的輸出端與NMOS晶體管M1的柵極連接；
NMOS晶體管M1的漏極連接至第二級真單相時鐘觸發器DFF2的第二主鎖存器輸出端與第二從鎖存器之間；
第二級真單相時鐘觸發器DFF2的輸出端通過非門N2與第三級真單相時鐘觸發器DFF2的輸入端連接；
第三級真單相時鐘觸發器DFF2的輸出端通過非門N3連接或非門N1的第一輸入端；
或非門N1的第二輸入端連接控制信號M。
2.根據權利要求1所述的高速低功耗四/五預分頻器，其特征在于，第一級真單相時鐘觸發器DFF1、第二級真單相時鐘觸發器DFF2和第三級真單相時鐘觸發器DFF3均為二分頻設計。
3.根據權利要求2所述的高速低功耗四/五預分頻器，其特征在于，第一級真單相時鐘觸發器DFF1包括：第一主鎖存器和第一從鎖存器；
第一主鎖存器包括NMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6和NMOS管M7；
PMOS管M5和PMOS管M6的源極與電源連接；
NMOS管M3和NMOS管M7的源極接地；
NMOS管M3的漏極分別與PMOS管M4的漏極和NMOS管M7的柵極連接；
PMOS管M4的源極與PMOS管M5的漏極連接；
NMOS管M7的漏極與PMOS管M6的漏極連接形成第一主鎖存器的輸出端；
PMOS管M4的柵極和PMOS管M6的柵極與輸入信號連接；
PMOS管M5的柵極和NMOS管M3的柵極與第二級真單相時鐘觸發器DFF2的輸出端連接；
第一從鎖存器包括PMOS管M8、NMOS管M9和NMOS管M10；
PMOS管M8的源極與電源連接；
NMOS管M10的源極接地；
PMOS管M8和NMOS管M10的柵極與第一主鎖存器的輸出端連接；
NMOS管M9的柵極與輸入信號連接；
NMOS管M10的漏極與NMOS管M9的源極連接；
PMOS管M8的漏極和NMOS管M9的漏極連接形成第一從鎖存器的輸出端；
第一從鎖存器的輸出端與NMOS晶體管M1的柵極連接。
4.根據權利要求3所述的高速低功耗四/五預分頻器，其特征在于，第二級真單相時鐘觸發器DFF2包括：第二主鎖存器和第二從鎖存器；
第二主鎖存器包括NMOS管M11、PMOS管M12、PMOS管M13、PMOS管M14和NMOS管M15；
PMOS管M13和PMOS管M14的源極與電源連接；
NMOS管M11和NMOS管M15的源極接地；
NMOS管M11的漏極分別與PMOS管M12的漏極和NMOS管M15的柵極連接；
PMOS管M12的源極與PMOS管M13的漏極連接；
NMOS管M15的漏極與PMOS管M14的漏極連接形成第二主鎖存器的輸出端；
PMOS管M12的柵極和PMOS管M14的柵極與輸入信號連接；
PMOS管M13的柵極和NMOS管M11的柵極與第二級真單相時鐘觸發器DFF2的輸出端連接；
第二從鎖存器包括PMOS管M16、NMOS管M17和NMOS管M18；
PMOS管M18的源極與電源連接；
NMOS管M18的源極接地；
PMOS管M16和NMOS管M18的柵極與第二主鎖存器的輸出端連接；
NMOS管M17的柵極與輸入信號連接；
NMOS管M18的漏極與NMOS管M17的源極連接；
PMOS管M16的漏極和NMOS管M17的漏極連接形成第二從鎖存器的輸出端；
第一從鎖存器的輸出端為第二級真單相時鐘觸發器DFF2的輸出端。
5.根據權利要求4所述的高速低功耗四/五預分頻器，其特征在于，第三級真單相時鐘觸發器DFF3包括：第三主鎖存器和第三從鎖存器；
第三主鎖存器包括NMOS管M19、PMOS管M20、PMOS管M21、PMOS管M22和NMOS管M23；
PMOS管M21和PMOS管M22的源極與電源連接；
NMOS管M19和NMOS管M23的源極接地；
NMOS管M19的漏極分別與PMOS管M20的漏極和NMOS管M23的柵極連接；
PMOS管M20的源極與PMOS管M21的漏極連接；
NMOS管M23的漏極與PMOS管M22的漏極連接形成第三主鎖存器的輸出端；
PMOS管M20的柵極和PMOS管M22的柵極和非門N2的輸出端連接；
PMOS管M21的柵極和NMOS管M19的柵極與第三級真單相時鐘觸發器DFF3的輸出端連接；
第三從鎖存器包括PMOS管M24、NMOS管M25和NMOS管M26；
PMOS管M26的源極與電源連接；
NMOS管M26的源極接地；
PMOS管M24和NMOS管M26的柵極與第三主鎖存器的輸出端連接；
NMOS管M25的柵極和非門N2的輸出端連接；
NMOS管M26的漏極與NMOS管M25的源極連接；
PMOS管M24的漏極和NMOS管M25的漏極連接形成第三從鎖存器的輸出端；
第三從鎖存器的輸出端為第三級真單相時鐘觸發器DFF3的輸出端。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于廣東工業大學，未經廣東工業大學許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201820713404.9/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：一種應用于可逆邏輯電路的FG門電路
- 下一篇：數字量信號采集電路
