[實(shí)用新型]一種應(yīng)用于可逆邏輯電路的Fediken門電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201820681063.1
• 申請(qǐng)日: 2018-05-09
• 公開（公告）號(hào): CN208190631U
• 公開（公告）日: 2018-12-04
• 發(fā)明（設(shè)計(jì)）人: 王仁平;劉東明;施隆照
• 申請(qǐng)（專利權(quán)）人: 福州大學(xué)
• 主分類號(hào): H03K19/20
• 分類號(hào): H03K19/20;H03K19/0175
• 代理公司: 福州元?jiǎng)?chuàng)專利商標(biāo)代理有限公司 35100
• 代理人: 蔡學(xué)俊

本實(shí)用新型涉及一種應(yīng)用于可逆邏輯電路的Fediken門電路，采用傳輸門來實(shí)現(xiàn)Fediken門電路，能夠減少傳輸管的數(shù)量，減小電路面積，在管子選相同尺寸時(shí)，傳播延時(shí)少，性能好。

技術(shù)領(lǐng)域

本實(shí)用新型涉及Fediken門電路設(shè)計(jì)領(lǐng)域，特別是一種應(yīng)用于可逆邏輯電路的Fediken門電路。

背景技術(shù)

科學(xué)家Landauer提出：經(jīng)典電路存在不可逆操作時(shí)，信息丟失將會(huì)導(dǎo)致能量損耗。科學(xué)家Bennett發(fā)現(xiàn)當(dāng)計(jì)算過程采用可逆操作時(shí)，會(huì)存在不損耗能量。為避免經(jīng)典電路不可逆性操作造成電路能耗損耗，很多學(xué)者開展將不可逆操作改成可逆操作研究。

可逆邏輯設(shè)計(jì)需遵守：(1)可逆邏輯電路輸入端與輸出端個(gè)數(shù)一致。(2)可逆邏輯電路輸入與輸出是一一映射關(guān)系。國外期刊已刊載了用二進(jìn)制以及BCD冗余碼表示的十進(jìn)制加法器的可逆邏輯實(shí)現(xiàn)，在電路實(shí)現(xiàn)上，2002年VosAD和Desoete利用晶體管構(gòu)造實(shí)現(xiàn)了可逆電路，首次將它們運(yùn)用于工業(yè)實(shí)現(xiàn)；2014年K.Prudhvi Raj提出了數(shù)字電路晶體管級(jí)的實(shí)現(xiàn)，采用互補(bǔ)CMOS電路來實(shí)現(xiàn)Fediken門電路，F(xiàn)ediken門可用式(1)描述其功能。

但是，采用互補(bǔ)CMOS電路來實(shí)現(xiàn)Fediken門電路，存在使用MOS數(shù)量多，面積大，F(xiàn)ediken門電路的傳播延時(shí)大，性能差等問題。

發(fā)明內(nèi)容

有鑒于此，本實(shí)用新型的目的是提供一種應(yīng)用于可逆邏輯電路的Fediken門電路，能夠減少傳輸管的數(shù)量，減小電路面積，在管子選相同尺寸時(shí)，傳播延時(shí)少，性能好。

本實(shí)用新型采用以下方案實(shí)現(xiàn)：一種應(yīng)用于可逆邏輯電路的Fediken門電路，包括第一傳輸門T1、第二傳輸門T2、第三傳輸門T3、第四傳輸門T4、第一反相器、以及第二反相器；

每個(gè)傳輸門均包括相互并聯(lián)的兩個(gè)晶體管，定義兩個(gè)晶體管并聯(lián)的兩個(gè)節(jié)點(diǎn)分別為傳輸門的輸入端與輸出端，兩個(gè)晶體管的控制端分別為傳輸門的兩個(gè)控制端，其中兩個(gè)控制端的所施加的邏輯電平相反，分別定義為正向控制端與反向控制端；

第一傳輸門T1的輸入端與第四傳輸門T4的輸入端相連，并作為Fediken門電路的輸入端B；第一反相器的輸入端分別與第一傳輸門T1的反向控制端、第二傳輸門T2的正向控制端、第三傳輸門T3的反向控制端、以及第四傳輸門T4的正向控制端相連，并作為Fediken門電路的輸入端A；第二傳輸門T2的輸入端與第三傳輸門的輸入端相連，并作為Fediken門電路的輸入端C；

所述第一反相器的輸出端分別連接至第一傳輸門T1的正向控制端、第二傳輸門T2的反向控制端、第二反相器的輸入端、第三傳輸門T3的正向控制端、以及第四傳輸門T4的反向控制端；所述第二反相器的輸出端作為Fediken門電路的輸出端P；

第一傳輸門T1的輸出端與第二傳輸門T2的輸出端相連，并作為Fediken門電路的輸出端Q；

第三傳輸門T3的輸出端與第四傳輸門T4的輸出端相連，并作為Fediken門電路的輸出端R。

進(jìn)一步地，每個(gè)傳輸門中相互并聯(lián)的兩個(gè)晶體管均為MOS管。

進(jìn)一步地，每個(gè)傳輸門中相互并聯(lián)的兩個(gè)晶體管分別為PMOS管與NMOS管。

進(jìn)一步地，F(xiàn)ediken門可實(shí)現(xiàn)二選一選擇器功能，用Fediken門做選擇器無需加入垃圾輸入位，根據(jù)輸入A值為1或?yàn)?來確定輸出端P和Q是選B還是C作為輸出，它實(shí)現(xiàn)功能如式(2)所示。

與現(xiàn)有技術(shù)相比，本實(shí)用新型具有以下有益效果：本實(shí)用新型與采用互補(bǔ)CMOS電路來實(shí)現(xiàn)Fediken門電路相比，存在使用MOS數(shù)量少，面積小等優(yōu)點(diǎn)。在管子選相同尺寸時(shí)，本實(shí)用新型的電路傳播延時(shí)少，性能好。