[實用新型]一種面向復雜函數優化的快速求解平臺

有效

• 申請號: 201820539975.5
• 申請日: 2018-04-16
• 公開（公告）號: CN208188830U
• 公開（公告）日: 2018-12-04
• 發明（設計）人: 何敏藩;邢立寧;楊勇;張占英;劉勇;屈小燕;陳池清
• 申請（專利權）人: 佛山科學技術學院;佛山市有義家科技有限公司;湖南云啟開普遙感服務有限責任公司
• 主分類號: G06F17/15
• 分類號: G06F17/15
• 代理公司: 廣州嘉權專利商標事務所有限公司 44205
• 代理人: 王國標

本實用新型公開了一種面向復雜函數優化的快速求解平臺，包括用于進行數據輸入輸出操作的人機交互界面、宿主計算機以及處理機，所述宿主計算機配置有PCI?E插槽，所述處理機包括FPGA處理器以及DDR內存，所述FPGA處理器與DDR內存雙向通信連接，所述FPGA處理器通過PCI?E 2.0總線與宿主計算機的PCI?E插槽連接。本實用新型通過FPGA處理器實現數據的高速運算功能，并通過DDR內存實現運算數據的緩存功能，FPGA處理器能夠快速地與DDR內存實現數據交換，以解決復雜函數優化的快速求解功能。本實用新型用于求解復雜函數優化問題。

技術領域

本實用新型涉及一種快速求解平臺。

背景技術

基于目前復雜函數的求解是的多函數、多變量以及多參數的復雜計算，采用的串行或少量并行的計算平臺已經不能滿足一些工程要求。

實用新型內容

本實用新型要解決的技術問題是：提供一種面向復雜函數優化的快速求解平臺。

本實用新型解決其技術問題的解決方案是：

一種面向復雜函數優化的快速求解平臺，包括用于進行數據輸入輸出操作的人機交互界面、宿主計算機以及處理機，所述宿主計算機配置有PCI-E插槽，所述處理機包括FPGA處理器以及DDR內存，所述FPGA處理器與DDR內存雙向通信連接，所述FPGA處理器通過PCI-E 2.0總線與宿主計算機的PCI-E插槽連接。

作為上述技術方案的進一步改進，所述DDR內存的存儲空間大于2G，速度大于1800MHz。

作為上述技術方案的進一步改進，所述FPGA處理器是EP4CE10F17C8N芯片。

作為上述技術方案的進一步改進，所述PCI-E 2.0總線包括由twinax扁平線纜制成的線纜主體，所述線纜主體一端與宿主計算機的PCI-E插槽連接，另一端通過金手指連接器與FPGA處理器連接。

作為上述技術方案的進一步改進，所述線纜主體外表面設有尼龍護套，所述線纜主體與PCI-E插槽的連接位置以及線纜主體與金手指連接器的連接位置表面均設有絕緣膠層。

本實用新型的有益效果是：本實用新型通過FPGA處理器實現數據的高速運算功能，并通過DDR內存實現運算數據的緩存功能，FPGA處理器能夠快速地與DDR內存實現數據交換，以解決復雜函數優化的快速求解功能。本實用新型用于求解復雜函數優化問題。

附圖說明

為了更清楚地說明本實用新型實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單說明。顯然，所描述的附圖只是本實用新型的一部分實施例，而不是全部實施例，本領域的技術人員在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他設計方案和附圖。

圖1是本實用新型的電路結構示意圖。

具體實施方式

以下將結合實施例和附圖對本實用新型的構思、具體結構及產生的技術效果進行清楚、完整地描述，以充分地理解本實用新型的目的、特征和效果。顯然，所描述的實施例只是本實用新型的一部分實施例，而不是全部實施例，基于本實用新型的實施例，本領域的技術人員在不付出創造性勞動的前提下所獲得的其他實施例，均屬于本實用新型保護的范圍。另外，文中所提到的所有連接關系，并非單指元件直接相接，而是指可根據具體實施情況，通過添加或減少連接元件，來組成更優的電路結構。本發明創造中的各個技術特征，在不互相矛盾沖突的前提下可以交互組合。