[實用新型]擊穿式電熔絲結(jié)構(gòu)、半導體器件有效
| 申請?zhí)枺?/td> | 201820474795.3 | 申請日: | 2018-04-04 |
| 公開(公告)號: | CN208111436U | 公開(公告)日: | 2018-11-16 |
| 發(fā)明(設(shè)計)人: | 不公告發(fā)明人 | 申請(專利權(quán))人: | 長鑫存儲技術(shù)有限公司 |
| 主分類號: | H01L23/525 | 分類號: | H01L23/525;H01L27/24 |
| 代理公司: | 上海思微知識產(chǎn)權(quán)代理事務所(普通合伙) 31237 | 代理人: | 智云 |
| 地址: | 230000 安徽省合肥市*** | 國省代碼: | 安徽;34 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 擊穿 電熔絲結(jié)構(gòu) 絕緣材料層 半導體器件 編程電壓 源區(qū) 電流流通通道 本實用新型 邊界缺陷 隔離結(jié)構(gòu) 源區(qū)邊界 | ||
本實用新型提供了一種擊穿式電熔絲結(jié)構(gòu)、半導體器件。通過在絕緣材料層中定義出擊穿區(qū),并使擊穿區(qū)的邊界位于有源區(qū)的區(qū)域范圍內(nèi)而不與隔離結(jié)構(gòu)的邊界接壤,從而可屏除絕緣材料層對應有源區(qū)邊界的部分發(fā)生擊穿的可能性,進而可避免由于有源區(qū)的邊界缺陷而導致編程電壓不穩(wěn)定的問題。如此,不僅可提高擊穿式電熔絲結(jié)構(gòu)的編程電壓的穩(wěn)定性,并且由于擊穿區(qū)中的絕緣材料層具備均勻品質(zhì),從而可被均勻擊穿,因此可相應的提供一均勻的電流流通通道。
技術(shù)領(lǐng)域
本實用新型涉及半導體技術(shù)領(lǐng)域,特別涉及一種擊穿式電熔絲結(jié)構(gòu),以及一種半導體器件。
背景技術(shù)
熔絲結(jié)構(gòu)在當前的集成電路中被廣泛運用,以選擇性地將半導體器件從電路的其他部分連接或斷開,并可提供邏輯操作。熔絲結(jié)構(gòu)一般具有熔斷式熔絲結(jié)構(gòu)和擊穿式熔絲結(jié)構(gòu)這兩種。其中,熔斷式熔絲結(jié)構(gòu)在激活之后,即可使熔絲通過熔解、斷開等方式,中斷或斷開電連接,以使電路電阻增加,從而提供激活的熔絲結(jié)構(gòu)和未激活斷的熔絲結(jié)構(gòu)之間的邏輯差。以及,擊穿式熔絲結(jié)構(gòu)與熔斷式熔絲結(jié)構(gòu)的工作方式正好相反,擊穿式熔絲結(jié)構(gòu)在未激活時是不導電的,而在激活(擊穿、金屬擴散、非晶硅變?yōu)槎嗑Ч璧?之后變?yōu)閷w而形成電連接,進而可以選擇性地允許原本電學隔離的兩個器件或芯片進行電學連接,且能夠提供用于進行邏輯操作的不同電阻值。
具體的,擊穿式熔絲結(jié)構(gòu)一般為三明治結(jié)構(gòu),包括上電極、下電極和位于上電極和下電極之間的絕緣材料層。其中一種擊穿式熔絲結(jié)構(gòu)是利用襯底、形成在襯底上的絕緣材料層和形成在絕緣材料層上的導電材料層構(gòu)成三明治結(jié)構(gòu)。在對這種擊穿式熔絲結(jié)構(gòu)進行編程以使其激活時,是對熔絲結(jié)構(gòu)的襯底和導電材料層施加預定電壓,從而使絕緣材料層被擊穿,進而通過絕緣材料層中被擊穿的區(qū)域?qū)崿F(xiàn)電路導通。然而,現(xiàn)有的擊穿式熔絲結(jié)構(gòu)中,常常會有編程電壓不穩(wěn)定的問題。
實用新型內(nèi)容
本實用新型的目的在于提供一種擊穿式電熔絲結(jié)構(gòu),以解決現(xiàn)有的擊穿式電熔絲結(jié)構(gòu)常常發(fā)生編程電壓不穩(wěn)定的問題。
為解決上述技術(shù)問題,本實用新型提供一種擊穿式電熔絲結(jié)構(gòu),包括:
一襯底,所述襯底中形成有一隔離結(jié)構(gòu),所述隔離結(jié)構(gòu)圍繞出一有源區(qū)在所述襯底中;
一絕緣材料層,形成在所述襯底上,所述絕緣材料層覆蓋所述有源區(qū)的頂面并延伸覆蓋所述隔離結(jié)構(gòu)在所述有源區(qū)周邊的區(qū)域,并且所述絕緣材料層對應所述有源區(qū)的區(qū)域中定義有一擊穿區(qū),所述擊穿區(qū)的邊界位于所述有源區(qū)的區(qū)域范圍內(nèi)而未與所述隔離結(jié)構(gòu)的邊界接壤,所述絕緣材料層在所述擊穿區(qū)內(nèi)具有一電熔絲擊穿厚度,所述電熔絲擊穿厚度小于所述絕緣材料層在所述擊穿區(qū)外的周邊厚度,用于在編程過程中被擊穿;以及,
一導電材料層,形成在所述絕緣材料層上并覆蓋所述絕緣材料層的所述擊穿區(qū);其中,所述有源區(qū)還具有不與所述導電材料層重迭覆蓋的接觸區(qū)。
可選的,所述絕緣材料層包括隔離層和被所述隔離層包圍的熔絲氧化層,所述熔絲氧化層的厚度小于所述隔離層的厚度,所述熔絲氧化層的邊界對應在所述有源區(qū)的區(qū)域范圍內(nèi)而未與所述隔離結(jié)構(gòu)的邊界接壤,所述隔離層與所述熔絲氧化層連接并從所述有源區(qū)延伸至所述隔離結(jié)構(gòu),以使所述絕緣材料層對應所述熔絲氧化層的區(qū)域構(gòu)成所述擊穿區(qū)。
可選的,從所述擊穿區(qū)的邊界至所述有源區(qū)的邊界的距離大于等于4nm。
可選的,所述導電材料層覆蓋所述絕緣材料層的所述熔絲氧化層并延伸覆蓋所述隔離層。
可選的,所述導電材料層部分覆蓋所述有源區(qū)并延伸覆蓋所述隔離結(jié)構(gòu),以使所述導電材料層和所述有源區(qū)之間具有一交疊區(qū)域,所述交疊區(qū)域的周邊高度是由所述絕緣材料層的所述隔離層的厚度所界定,并且所述絕緣材料層的所述熔絲氧化層的邊界位于所述交疊區(qū)域的區(qū)域范圍內(nèi)。
可選的,所述絕緣材料層的所述隔離層的厚度大于3nm,所述絕緣材料層的所述熔絲氧化層的厚度小于等于3nm。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于長鑫存儲技術(shù)有限公司,未經(jīng)長鑫存儲技術(shù)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201820474795.3/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇:具有芯片座的導線架結(jié)構(gòu)
- 下一篇:混合印刷電路板





