[實用新型]應用于低電壓輸出的自適應動態偏置LDO電路

有效

• 申請號: 201820375633.4
• 申請日: 2018-03-19
• 公開（公告）號: CN207909011U
• 公開（公告）日: 2018-09-25
• 發明（設計）人: 段志奎;王志敏;樊耘;于昕梅;陳建文;李學夔;王興波;王修才;單明;牛菓;朱珍;王東
• 申請（專利權）人: 佛山科學技術學院
• 主分類號: G05F1/575
• 分類號: G05F1/575
• 代理公司: 廣州嘉權專利商標事務所有限公司 44205
• 代理人: 王國標

1.應用于低電壓輸出的自適應動態偏置LDO電路，其特征在于，包括：控制電路(1)，參考電壓產生電路(2)，反饋電路(3)，負載電路(4)，功率管M12；

所述控制電路(1)包括：PMOS管M1、M2、M3、M4、M12，NMOS管M5、M6、M7、M8、M9，電容C1、C2，所述M1、M2、M3、M4、M12的源極均與電源VDD連接，所述M1的柵極與M2的柵極連接，所述M1的漏極與M8的漏極連接，所述M2的柵極與其的漏極連接，所述M2的漏極與所述M5的漏極連接，所述M5的柵極分別與電容C1的一端，反饋電路(3)的反饋電壓端a連接，所述電容C1的另一端與M12的漏極連接，所述M5的源極分別與M6的源極、M7的漏極連接，所述M6的漏極分別與M3的漏極，M4的漏極，M12的柵極連接，所述M6的柵極與參考電壓產生電路(2)的參考電壓端b連接，所述M3的柵極與M4的柵極連接，所述M3的柵極與其的漏極連接，所述M4的柵極與其的漏極連接，所述M4的漏極分別與M9的漏極，M7的柵極，C2的一端連接，所述M9的柵極與M8的柵極連接，所述M8的柵極與其的漏極連接，所述M7、M8、M9、C2的另一端分別對地連接，所述M1、M2、M3、M4、M12的襯底均與電源VDD連接，所述M5、M6、M7、M8、M9的襯底均與地連接；

所述參考電壓產生電路(2)包括：NMOS管M10、M11，運算放大器EA，基準電壓電路bandgap，所述基準電壓電路bandgap可輸出1.25V的基準電壓，所述基準電壓電路bandgap的輸出端與運算放大器EA的同相輸入端連接，所述運算放大器EA的反相輸入端與其的輸出端連接，所述運算放大器EA的輸出端分別與M10的柵、源極連接，所述M10的柵極與M11的柵極連接，所述M10的源極與M11的漏極連接，M10的源極與M11的漏極的連接點為參考電壓產生電路(2)的參考電壓端b，所述M11的源極、襯底，M10的襯底分別對地連接；

所述反饋電路(3)包括：NMOS管M13、M14，所述M13的漏、柵極與所述應用于低電壓輸出的自適應動態偏置LDO電路的輸出端c連接，所述M13柵極與M14的柵極連接，M13的源極與M14的漏極連接，所述M13的源極與M14的漏極的連接點為所述反饋電壓端a，所述M14的源極、襯底，M13的襯底分別對地連接；

所述負載電路(4)包括：負載電容C_L，負載電阻R_L，所述C_L一端連接所述輸出端c，另一端對地連接，所述R_L與C_L并接。

2.根據權利要求1所述的應用于低電壓輸出的自適應動態偏置LDO電路，其特征在于：所述M12為PMOS功率管。

3.根據權利要求1或2所述的應用于低電壓輸出的自適應動態偏置LDO電路，其特征在于：所述基準電壓電路bandgap為帶隙基準電路。