[實用新型]一種SPI接收控制邏輯電路

有效

• 申請?zhí)枺?/td>: 201820328218.3
• 申請日: 2018-03-12
• 公開（公告）號: CN207946810U
• 公開（公告）日: 2018-10-09
• 發(fā)明（設計）人: 黨宗學
• 申請（專利權）人: 黨宗學
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種SPI接收控制邏輯電路，其特征在于它具有：讀控制電路，位時鐘控制電路，串行數(shù)據(jù)接收電路，片選控制電路；其中，讀控制電路的輸出端接串行數(shù)據(jù)接收電路的輸入端；讀控制電路的輸出端接片選控制電路的輸入端；位時鐘控制電路的輸出端接串行數(shù)據(jù)接收電路的輸入端，位時鐘控制電路的輸出端接片選控制電路的輸入端。

2.根據(jù)權利要求1所述的一種SPI接收控制邏輯電路，其特征在于串行數(shù)據(jù)接收電路，是由集成電路U5，U7，連接器J1，J3連接構成，集成電路U7的型號為74LS164，集成電路U5的型號為DM74LS564，集成電路U5的引腳1,10接地，集成電路U5的引腳20接5V，集成電路U5的引腳7接地，集成電路U7的引腳7接地，集成電路U7的引腳14接5V，連接器J1的引腳1接地，連接器J1的引腳1，2接地，集成電路U5的引腳19接連接器J3的引腳11，集成電路U5的引腳18接連接器J3的引腳10，集成電路U5的引腳17接連接器J3的引腳9，集成電路U5的引腳16接連接器J3的引腳8，集成電路U5的引腳15接連接器J3的引腳7，集成電路U5的引腳14接連接器J3的引腳6，集成電路U5的引腳13接連接器J3的引腳5，集成電路U5的引腳12接連接器J3的引腳4，集成電路U5的引腳9接集成電路U7的引腳13，集成電路U5的引腳8接集成電路U7的引腳12，集成電路U5的引腳7接集成電路U7的引腳11，集成電路U5的引腳6接集成電路U7的引腳10，集成電路U5的引腳5接集成電路U7的引腳6，集成電路U5的引腳4接集成電路U7的引腳5，集成電路U5的引腳3接集成電路U7的引腳4，集成電路U5的引腳2接集成電路U7的引腳3，集成電路U7的引腳9接集成電路U1的引腳11，集成電路U,5的引腳11接集成電路U7的引腳8，接連接器J1的引腳3，接集成電路U3的引腳6。

3.根據(jù)權利要求1所述的一種SPI接收控制邏輯電路，其特征在于所述的片選控制電路，是由集成電路U1，U2，U5，連接器J1連接構成，其中，集成電路U1的型號為CD4051，集成電路U2的型號為CD4040B，集成電路U3的型號為DM74LS85，集成電路U1的引腳6,9，集成電路U2的引腳8，集成電路U3的引腳2,3，10,12,13接地，集成電路U1的引腳7接-5V，集成電路U1的引腳12,1,4,15,16接5V，集成電路U2的引腳16接5V，集成電路U3的引腳4，15，16接5V，集成電路U1的引腳13接集成電路U1的引腳7，集成電路U6的引腳2，連接器J1的引腳3，集成電路U1的引腳10接集成電路U6的引腳1，集成電路U3的引腳6，連接器J1的引腳2，集成電路U1的引腳11接集成電路U3的引腳2，集成電路U2的引腳11，集成電路U1的引腳3接集成電路U3的引腳10，集成電路U2的引腳7接集成電路U3的引腳9，集成電路U2的引腳6接集成電路U3的引腳11，集成電路U2的引腳5接集成電路U3的引腳14，集成電路U2的引腳3接集成電路U3的引腳1。