[實用新型]一種基于壓縮感知的低功耗心電信號處理電路

有效

• 申請號: 201820255535.7
• 申請日: 2018-02-12
• 公開（公告）號: CN208876522U
• 公開（公告）日: 2019-05-21
• 發明（設計）人: 虞致國;黃翔;魏敬和;錢黎明;顧曉峰
• 申請（專利權）人: 江南大學
• 主分類號: A61B5/0402
• 分類號: A61B5/0402
• 代理公司: 無錫市大為專利商標事務所(普通合伙) 32104
• 代理人: 曹祖良

1.一種基于壓縮感知的低功耗心電信號處理電路，包括時鐘分頻模塊(1)、序列發生模塊(2)、壓縮計算模塊(3)、存儲模塊(4)以及控制模塊(5)，其特征在于：所述時鐘分頻模塊(1)分別與序列發生模塊(2)、壓縮計算模塊(3)、存儲模塊(4)及控制模塊(5)連接，用于產生M×N維壓縮矩陣的序列發生模塊(2)的輸出端與壓縮計算模塊(3)的輸入端連接，心電信號輸入到壓縮計算模塊(3)的輸入端，所述壓縮計算模塊(3)將輸入的N×1維心電數據利用M×N維壓縮矩陣數據進行壓縮運算，所述壓縮計算模塊(3)的輸出端與存儲模塊(4)連接，并將運算結果存儲到存儲模塊(4)，所述控制模塊(5)分別和序列發生模塊(2)、壓縮計算模塊(3)和存儲模塊(4)連接，并通過使能信號控制序列發生模塊(2)、壓縮計算模塊(3)和存儲模塊(4)的開啟或關閉。

2.根據權利要求1所述的一種基于壓縮感知的低功耗心電信號處理電路，其特征在于：所述序列發生模塊(2)包括四輸出的偽隨機序列發生器、鎖存器、觸發器、異或門或與門，其中，第一輸出序列發生器包括第一組觸發器，所述第一組觸發器為若干個依次串接的觸發器，所述第一組觸發器的輸入D端與異或門OX_1的輸出端連接，所述第一組觸發器的輸出Q端與鎖存器一的輸入D端連接，所述鎖存器一的輸出Q端生成偽隨機序列Z₁；第二輸出序列發生器包括第二組觸發器，所述第二組觸發器為若干個依次串接的觸發器，所述第二組觸發器的輸入D端與異或門OX_2的輸出端連接，輸出Q端生成偽隨機序列Z₂；第三輸出序列發生器包括第三組觸發器，所述第三組觸發器為若干個依次串接的觸發器，所述第三組觸發器的輸入D端與異或門OX_3的輸出端連接，輸出Q端生成偽隨機序列Z₃；第四輸出序列發生器包括第四組觸發器，所述第四組觸發器為若干個依次串接的觸發器，所述第四組觸發器的輸入D端與異或門OX_4的輸出端連接，輸出Q端接入鎖存器二的輸入D端，所述鎖存器二輸出Q端生成偽隨機序列Z₄；

所述序列Z₁和Z₃接入異或門OX_5的輸入端，所述異或門OX_5的輸出端生成序列Z_{1_3}，所述序列Z₂和Z₄接入異或門OX_6的輸入端，所述異或門OX_6的輸出端生成序列Z_{2_4}；

所述序列Z_{1_3}通過觸發器接入與門的一個輸入端，所述序列Z_{2_4}通過串接的觸發器和鎖存器三接入與門的另一輸入端，所述與門的輸出端生成序列Z；

所述序列Z為長度m的0、1序列，且序列中出現1的概率為1/4，將序列Z的每M個元素作為矩陣的一列，生成一個M×N的壓縮矩陣Φ，其中M×N≤m，N對應每個壓縮周期待壓縮信號的個數，M對應壓縮后的信號個數。

3.根據權利要求2所述的一種基于壓縮感知的低功耗心電信號處理電路，其特征在于：所述時鐘分頻模塊(1)可將頻率為f的時鐘分頻生成頻率為f/2、f/4的時鐘，所述時鐘分頻模塊(1)將頻率f/4的時鐘接入四輸出的偽隨機序列發生器的串接觸發器中，并通過非門接入鎖存器一和鎖存器二中，將頻率f/2的時鐘接入觸發器中，并通過非門接入鎖存器三中，將頻率f的時鐘接入觸發器中。

4.根據權利要求1所述的一種基于壓縮感知的低功耗心電信號處理電路，其特征在于：所述壓縮計算模塊(3)包括加法器，所述壓縮計算模塊(3)將輸入的N×1維心電數據利用M×N維壓縮矩陣數據進行壓縮運算是指將M×N維的壓縮矩陣Φ與N×1維心電矩陣相乘，采用串行計算方式，在頻率f的時鐘下，可分解為矩陣Φ中的每列數據分別與N×1維心電矩陣中對應的數據相乘后再相加，由于壓縮矩陣Φ中的元素不是0就是1，整個運算中只需通過加法器做加法運算，所述加法器的一個輸入與序列發生模塊(2)連接，另一個輸入與存儲模塊(4)內的寄存器連接，所述頻率f滿足：f>M×f_sample，其中f_sample為N×1維心電數據的采樣頻率。