[實用新型]多核心傳感器數據處理芯片

有效

• 申請號: 201820229383.3
• 申請日: 2018-02-09
• 公開（公告）號: CN207976876U
• 公開（公告）日: 2018-10-16
• 發明（設計）人: 趙婷;陳小剛;馬斌;崔毅;沈蕓;李凱;顧云超;王景偉;劉浪;陳祥孝
• 申請（專利權）人: 上海中研久弋科技有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 高彥

1.一種多核心傳感器數據處理芯片，其特征在于，所述芯片包括多核心陣列區，其中：

所述多核心陣列區包括M個總線控制核心、N個數據處理核心、和M條總線；所有總線控制核心和數據處理核心通過總線相連，每條總線將一個總線控制核心與N個數據處理核心相連；針對每個數據處理核心，通過不同總線實現該數據處理核心與不同的總線控制核心相連；針對每個數據處理核心每個總線配設一個輸出端和一個輸出端，供對應數據處理核心連接。

2.根據權利要求1所述的多核心傳感器數據處理芯片，其特征在于：所述M為大于2的整數，N為大于1的整數。

3.根據權利要求1所述的多核心傳感器數據處理芯片，其特征在于：每個所述數據處理核心具有至少一個輸出接口和至少一個輸入接口，所述數據處理核心通過所述輸出接口或輸入接口與所述總線進行數據信息傳輸。

4.根據權利要求3所述的多核心傳感器數據處理芯片，其特征在于：所述數據處理核心的所述輸出接口或輸入接口分別通過一個輸出選擇器或一個輸入選擇器與所述不同總線的輸出端或輸入端相連；所述數據處理核心通過輸出選擇器選擇與其中一總線連接，進行信息轉發輸出，或所述數據處理核心通過輸入選擇器選擇與其中一總線連接，接收總線信息。

5.根據權利要求1所述的多核心傳感器數據處理芯片，其特征在于：所述數據處理核心包括總線控制邏輯及相應的數據緩沖、非易失存儲和模型匹配邏輯。

6.根據權利要求1所述的多核心傳感器數據處理芯片，其特征在于：所述總線控制核心包括ARM控制器、易失動態數據存儲、非易失代碼存儲、數據緩沖和總線控制邏輯。

7.根據權利要求1所述的多核心傳感器數據處理芯片，其特征在于：所述芯片還包括輸入模塊及芯片輸入引腳，所述輸入模塊具有至少一個輸入接口和至少一個輸出接口，所述輸入模塊的輸入接口連接所述芯片輸入引腳，所述輸入模塊的輸出接口連接M條總線中的至少一條，稱為輸入層總線。

8.根據權利要求1所述的多核心傳感器數據處理芯片，其特征在于：所述芯片還包括輸出模塊及芯片輸出引腳，所述輸出模塊具有至少一個輸入接口和至少一個輸出接口，所述輸出模塊的輸出接口連接所述芯片輸出引腳，所述輸出模塊的輸入接口連接M條總線中的至少一條，稱為輸出層總線。

9.根據權利要求1、7或8所述的多核心傳感器數據處理芯片，其特征在于：所述芯片還包括控制模塊及控制引腳，所述控制模塊連接所述數據處理核心、總線控制核心、輸入模塊及輸出模塊，根據總線的輸出信息產生相應的控制信號輸出至所述數據處理核心、總線控制核心、輸入模塊或輸出模塊。