[實用新型]一種LVDS差分收發器的隔離傳輸電路

有效

• 申請號: 201820185588.6
• 申請日: 2018-02-02
• 公開（公告）號: CN207869102U
• 公開（公告）日: 2018-09-14
• 發明（設計）人: 李剛;陳大明;劉雪亮
• 申請（專利權）人: 上海靈信視覺技術股份有限公司
• 主分類號: H04B1/40
• 分類號: H04B1/40
• 代理公司: 上海科盛知識產權代理有限公司 31225
• 代理人: 趙繼明

本實用新型涉及一種LVDS差分收發器的隔離傳輸電路，用于連接LVDS差分收發器的接口和外部接口，LVDS差分收發器的接口包括輸出組接口和輸入組接口，隔離傳輸電路為互感隔離電路，包括第一隔離電路(3)和第二隔離電路(2)，第一隔離電路(3)用于連接輸出組接口和外部接口，第二隔離電路(2)用于連接輸入組接口和外部接口。與現有技術相比，本實用新型解決了強靜電瞬態擊穿問題和參考點基準串接電勢偏移問題，并解決傳輸電路在戶外應用中受雷電、強放電場的影響的問題；通過采用本結構的電路架構，可以使隔離電壓大于1500V；最高傳輸速率1.25Gbs，全雙工傳輸狀態下介質變為兩對雙絞線介質，減少傳輸線線組，降低成本，可用于戶外高速率數據傳輸。

技術領域

本實用新型涉及LVDS串行通訊口的收發隔離電路，尤其是涉及一種LVDS差分收發器的隔離傳輸電路。

背景技術

在傳統的LVDS(Low-Voltage Differential Signaling，低電壓差分信號)數據傳輸方案中，LVDS收發器之間連接主要采用電容隔離方式，常用FPGA的LVDS傳輸電路方式的介質為以下兩種：

1、低速傳輸、雙絞線，電容隔離，如圖1所示；

1、高速傳輸、同軸線，電容隔離，同軸線外層編織網作參考點電勢基準面，如圖2所示。

利用電容交流耦合來解決分離直流電流、去除共模誤差以及避免輸入電壓故障的發生；FPGA的LVDS驅動為電壓型，兩極上相位相差180度，若出現相位偏移、兩極電壓差變小，傳輸距離變短。電壓傳輸抗電磁干擾(EMI)能力也比較差，尤其在戶外應用中容易受雷電、強電火花放電損壞等等問題，傳統的電容隔離傳輸電路已不能滿足FPGA的LVDS方式傳輸可靠性提升的需要。

實用新型內容

本實用新型的目的就是為了克服上述現有技術存在的缺陷而提供一種LVDS差分收發器的隔離傳輸電路。

本實用新型的目的可以通過以下技術方案來實現：

一種LVDS差分收發器的隔離傳輸電路，用于連接LVDS差分收發器的接口和外部接口，所述的LVDS差分收發器的接口包括輸出組接口和輸入組接口，所述的隔離傳輸電路為互感隔離電路，包括第一隔離電路和第二隔離電路，所述的第一隔離電路用于連接輸出組接口和外部接口，所述的第二隔離電路用于連接輸入組接口和外部接口。

所述的第一隔離電路的互感器的一次側繞組兩端分別連接LVDS差分收發器的TX+接口和TX﹣接口，作為一次側的兩個起始端，二次側繞組兩端分別連接外部接口的TX+接口和TX﹣接口，作為二次側的兩個起始端，一次側繞組和二次側繞組中間分別引出一個端頭，該端頭作為共用終止端。

所述的共用終止端通過電阻接地。

所述的一次側的起始端和二次側的起始端互為同名端。

所述的第二隔離電路的互感器的一次側繞組兩端分別連接LVDS差分收發器的RX+接口和RX﹣接口，作為一次側的兩個起始端，二次側繞組兩端分別連接外部接口的RX+接口和RX﹣接口，作為二次側的兩個起始端，一次側繞組和二次側繞組中間分別引出一個端頭，該端頭作為共用終止端。

所述的LVDS差分收發器為FPGA芯片的LVDS差分收發器。

所述的第一隔離電路和第二隔離電路的傳輸介質為雙絞線。

與現有技術相比，本實用新型突破原電容方式隔離一直無法解決的強靜電瞬態擊穿問題和參考點基準串接電勢偏移問題，并解決傳輸電路在戶外應用中受雷電、強放電場的影響的問題；通過采用本結構的電路架構，可以使隔離電壓大于1500V；最高傳輸速率1.25Gbs，全雙工傳輸狀態下介質變為兩對雙絞線介質，減少傳輸線線組，降低成本，可用于戶外高速率數據傳輸。