[實用新型]一種適用于流水線ADC的MDAC結構

有效

• 申請號: 201820174758.0
• 申請日: 2018-01-31
• 公開（公告）號: CN207753703U
• 公開（公告）日: 2018-08-21
• 發明（設計）人: 龔川
• 申請（專利權）人: 長沙泰科陽微電子有限公司
• 主分類號: H03M1/38
• 分類號: H03M1/38
• 代理公司: 暫無信息
• 代理人: 暫無信息

本實用新型公開了一種適用于流水線ADC的MDAC結構，包括采樣輸入信號端VINP、信號輸入端±VREF、采樣信號輸入端VINN、運放器OPAMP、時鐘信號S1、時鐘信號S2、采樣電容C1P至采樣電容C8P、采樣電容C1N至采樣電容C8N、電容Cm、電容Cn、開關SW1、開關SW2、開關SW3、開關SW4、開關SW5、開關SW6、開關SW7、信號輸出端VOUTP及信號輸出端VOUTN。有益效果：在不需要VCM buffer的前提下，+VREF和?VREF buffer的負載始終保持一致，整個轉換過程不需要VCM電壓以其驅動器，大幅度提高了驅動器的動態性能。

技術領域

本實用新型涉及流水線模數轉換器技術領域，具體來說，涉及一種適用于流水線ADC的MDAC結構。

背景技術

流水線模數轉換器是模數轉換器的一種經典結構類型，可以在功耗、面積、速度和精度之間進行較好地折中，因而受到廣泛的應用，高精度的流水線模數轉換器常采用多級結構。在傳統的流水線ADC(數模轉換器)的MDAC(余量增益放大電路)結構如圖2所示，其工作原理如下：

一、當時鐘信號S1有效時，MDAC處于信號采樣階段：所有的采樣電容(C1P、C2P、、、、C4P)和(C1N、C2N、、、、C4N)分別采樣輸入信號VINP和VINN，同時C0與OPAMP處于清零狀態；二、當時鐘信號S2有效時，MDAC處于余量放大階段：采樣電容輸入端，根據Sub-ADC的結果選擇接入+VREF、-VREF或者VCM。設計中保證：C1P＝C1N＝...＝C4P＝C4N＝C0。

則MDAC的傳輸函數為：

Vo＝(C1+C2+…+C4)/C0*Vin+(D1*C1+D2*C2+…+D4*C4)/C0*Vref其中，Dn(n＝1-8)，根據Sub-ADC的結果可為：-1，0及+1。當Vo＝(C1+C2+…+C4)/C0*Vin時，D1＝D2＝D3＝D4＝0，電路實現上則所有采樣電容輸入端均需接到VCM上。當Vo＝(C1+C2+…+C4)/C0*Vin+(C1+C2+C3)/C0*Vref時，D1＝D2＝D3＝1，D4＝0，電路實現上則C1P、C2P及C3P的輸入端需接-VREF，而C1N、C2N及C3N的輸入端需接+VREF。

由此可見，當輸入信號不斷變化時，VCM、+VREF及-VREF的驅動器的負載在不斷變化，對驅動器的動態性能提出嚴格的要求，加大的驅動器的設計難度。

針對相關技術中的問題，目前尚未提出有效的解決方案。

實用新型內容

針對相關技術中的問題，本實用新型提出一種適用于流水線ADC的MDAC結構，以克服現有相關技術所存在的上述技術問題。

本實用新型的技術方案是這樣實現的：