[實用新型]一種恒壓恒流模式切換電路

有效

• 申請號: 201820146794.6
• 申請日: 2018-01-29
• 公開（公告）號: CN207782663U
• 公開（公告）日: 2018-08-28
• 發明（設計）人: 田歡
• 申請（專利權）人: 深圳市創新微源半導體有限公司
• 主分類號: H02M3/158
• 分類號: H02M3/158
• 代理公司: 深圳市中科創為專利代理有限公司 44384
• 代理人: 彭西洋;蘇芳

1.一種恒壓恒流模式切換電路，其特征在于，包括芯片U1、電感L1、電阻R1、電阻R2、電阻R3、電容C1；所述電感L1的一端與芯片U1的SW引腳電性連接，另一端分別與電阻R1一端、電容C1一端電性連接；所述電阻R1另一端分別與電阻R2一端、芯片U1的FB引腳電性連接；所述電阻R2的另一端、電容C1的另一端均接地；所述電阻R3一端與芯片U1的CS引腳電性連接，另一端接地；所述芯片U1的VIN引腳電性連接外部電源，GND引腳接地；所述芯片U1內部集成運算放大器EA1、運算放大器EA2、電阻R4、電容C2、BUFF模塊；所述運算放大器EA1、運算放大器EA2均經輸出端電性連接至BUFF模塊的輸入端；所述運算放大器EA1的反相輸入端連接至FB引腳，其輸出端還依次串聯電阻R4、電容C2后接地；所述運算放大器EA2的反相輸入端連接至CS引腳。

2.根據權利要求1所述的恒壓恒流模式切換電路，其特征在于，所述BUFF模塊包括電流源Is1、晶體管Q3、晶體管Q4、晶體管Q5、晶體管Q6、晶體管Q7；所述電流源Is1的輸出端分別與晶體管Q3的源極、晶體管Q4的源極、晶體管Q5的源極電性連接；所述晶體管Q3的柵極與運算放大器EA1的輸出端電性連接；所述晶體管Q4的柵極與運算放大器EA2的輸出端電性連接；所述晶體管Q3的漏極、晶體管Q4的漏極電性連接后分別與晶體管Q6的漏極電性連接；所述晶體管Q6的柵極和漏極電性連接；所述晶體管Q5的漏極與柵極電性連接；所述晶體管Q7的漏極與晶體管Q5的漏極電性連接，其柵極與晶體管Q6的柵極電性連接；所述晶體管Q6的源極、晶體管Q7的源極均接地。

3.根據權利要求1所述的恒壓恒流模式切換電路，其特征在于，所述BUFF模塊包括電流源Is2、電流源Is3、晶體管Q8、晶體管Q9、晶體管Q10、晶體管Q11、晶體管Q12、晶體管Q13；所述電流源Is2的輸出端分別與晶體管Q8的源極、晶體管Q9的源極、晶體管Q10的源極電性連接；所述晶體管Q8的柵極與運算放大器EA1的輸出端電性連接；所述晶體管Q9的柵極與運算放大器EA2的柵極電性連接；所述電流源Is3的輸出端分別與晶體管Q10的柵極、晶體管Q11的漏極電性連接；所述晶體管Q8的漏極、晶體管Q9的漏極電性連接后分別與晶體管Q12的漏極、晶體管Q11的柵極電性連接；所述晶體管Q10的漏極與晶體管Q13的漏極電性連接；所述晶體管Q13的漏極和柵極電性連接；所述晶體管Q12的柵極與晶體管Q13的柵極電性連接；所述晶體管Q11的源極、晶體管Q11的源極、晶體管Q13的源極均接地。

4.根據權利要求1所述的恒壓恒流模式切換電路，其特征在于，所述芯片U1內部還集成有比較器COMP、OSC模塊、LOGIC模塊、DRIVER模塊、晶體管Q1、晶體管Q2；所述比較器COMP的反相輸入端與BUFF模塊的輸出端電性連接，比較器COMP的輸出端與LOGIC模塊電性連接后連接至DRIVER模塊一端；所述DRIVER模塊另一端分別與晶體管Q1的柵極、晶體管Q2的柵極電性連接；所述晶體管Q1的源極連接至引腳VIN，其漏極與晶體管Q2的漏極電性連接后再連接至SW引腳；所述晶體管Q2的源極接地；所述OSC模塊與LOGIC模塊電性連接。

5.根據權利要求2所述的恒壓恒流模式切換電路，其特征在于，所述晶體管Q3、晶體管Q4、晶體管Q5均為PMOS管；所述晶體管Q6、晶體管Q7均為NMOS管。

6.根據權利要求3所述的恒壓恒流模式切換電路，其特征在于，所述晶體管Q8、晶體管Q9、晶體管Q10均為PMOS管；所述晶體管Q11、晶體管Q12、晶體管Q13均為NMOS管。

7.根據權利要求4所述的恒壓恒流模式切換電路，其特征在于，所述晶體管Q1為PMOS管；所述晶體管Q2為NMOS管。