[實(shí)用新型]一種相位測量裝置、電子設(shè)備及相位測量系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201820131610.9
• 申請日: 2018-01-25
• 公開（公告）號: CN207764300U
• 公開（公告）日: 2018-08-24
• 發(fā)明（設(shè)計(jì)）人: 劉梓軒;邱文才;張輝
• 申請（專利權(quán)）人: 深圳市英特瑞半導(dǎo)體科技有限公司
• 主分類號: G01R25/00
• 分類號: G01R25/00
• 代理公司: 深圳市愛迪森知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44341
• 代理人: 何婷

本實(shí)用新型涉及通信授時領(lǐng)域，提供了一種相位測量裝置、電子設(shè)備及相位測量系統(tǒng)。裝置包括至少兩個被測源、與被測源一一對應(yīng)的整形模塊、FPGA以及參考源；整形模塊與被測源連接，整形模塊包括至少兩路整形電路，用于對被測源的信號進(jìn)行整形；FPGA與整形模塊連接，用于計(jì)算至少兩個被測源兩兩之間的相位差；參考源與FPGA連接，用于為FPGA提供標(biāo)準(zhǔn)的參考頻率，參考頻率通過分頻得到FPGA所需的多個頻率。通過設(shè)置至少兩路整形電路的整形模塊以及與整形模塊連接的FPGA來實(shí)現(xiàn)至少兩個被測源兩兩之間的相位測量，以達(dá)到測試環(huán)境搭建簡單、設(shè)備精簡、成本較低且提升工作效率。

技術(shù)領(lǐng)域

本實(shí)用新型涉及通信授時領(lǐng)域，特別是涉及一種相位測量裝置、電子設(shè)備及相位測量系統(tǒng)。

背景技術(shù)

在通信授時領(lǐng)域中，往往需要對兩個設(shè)備或若干個設(shè)備的輸出頻率與某一標(biāo)準(zhǔn)源進(jìn)行相位偏差測量，以確保設(shè)備與設(shè)備間、網(wǎng)絡(luò)與網(wǎng)絡(luò)間的同步性能。目前，為解決兩個或多個被測源之間的相位偏差測量，一般需搭建測試環(huán)境再進(jìn)行測試，一個被測源所需搭建測試環(huán)境對應(yīng)一套設(shè)備，該設(shè)備包括整形電路、分頻電路、頻率計(jì)以及參考源等。

實(shí)用新型人在實(shí)現(xiàn)本實(shí)用新型的過程中，發(fā)現(xiàn)相關(guān)技術(shù)存在以下問題：現(xiàn)有的相位偏差測量需要依據(jù)被測源的幅度與波形搭建相應(yīng)的整形電路和分頻電路將被測源信號轉(zhuǎn)變成可以被頻率計(jì)可以接受的計(jì)數(shù)信號，測試環(huán)境搭建復(fù)雜；同時，每增加一路被測源就需要增加一套設(shè)備，并且一套設(shè)備一個時間只能測試一對頻率之間的相位偏差，設(shè)備冗余、價格昂貴且工作效率不高。

實(shí)用新型內(nèi)容

本實(shí)用新型實(shí)施例提供了一種測試環(huán)境搭建簡單、設(shè)備精簡、成本較低且提升工作效率的相位測量裝置、電子設(shè)備及相位測量系統(tǒng)。

在第一方面，為解決上述技術(shù)問題，本實(shí)用新型的實(shí)施例公開了一種相位測量裝置，所述裝置包括：至少兩個被測源、與所述被測源一一對應(yīng)的整形模塊、FPGA以及參考源；

所述整形模塊與所述被測源連接，所述整形模塊包括至少兩路整形電路，用于對被測源的信號進(jìn)行整形；

所述FPGA與所述整形模塊連接，用于計(jì)算所述至少兩個被測源兩兩之間的相位差；

所述參考源與所述FPGA連接，用于為所述FPGA提供標(biāo)準(zhǔn)的參考頻率，所述參考頻率通過分頻得到所述FPGA所需的多個頻率。

可選地，所述整形模塊包括100mV-500mV整形電路、500mV-5V整形電路及5-12V整形電路；所述整形模塊用于通過其中一路整形電路將所述被測源的負(fù)電壓與大于第一閾值的電壓濾除，所述第一閾值小于或等于所述FPGA的最大耐壓值。

可選地，所述整形電路包括電容C1、電阻R1、電阻R2、555定時器以及電容C2；

所述電容C1的一端與所述被測源連接，另一端與所述電阻R1以及電阻R2的一端連接；

所述電阻R1的一端與所述555定時器的高觸發(fā)端連接，另一端與所述555定時器的復(fù)位端以及供電端連接；

所述電阻R2的一端與所述555定時器的低觸發(fā)端連接，另一端與所述電容C2的一端和地連接；

所述555定時器的接地端與所述電容C2的一端和地連接，所述555定時器的輸出端與所述FPGA連接；

所述電容C2的另一端與所述555定時器的控制端連接。

可選地，所述整形電路的輸入端還包括檢測單元，所述檢測單元具體用于在所述整形電路的輸入端檢測被測源的信號在預(yù)設(shè)時間段內(nèi)的電壓是否符合所述FPGA的輸入I/O類型的電壓范圍，當(dāng)符合時打開所述整形電路的通路，否則關(guān)閉所述整形電路的通路。

可選地，所述檢測單元包括電壓/頻率轉(zhuǎn)換電路、計(jì)數(shù)器以及定時器，所述電壓/頻率轉(zhuǎn)換電路與所述被測源連接，所述計(jì)數(shù)器與所述電壓/頻率轉(zhuǎn)換電路和所述定時器連接。