[實(shí)用新型]一種新型嵌入式計(jì)算模塊

有效

• 申請?zhí)枺?/td>: 201820088070.0
• 申請日: 2018-01-19
• 公開（公告）號: CN207992996U
• 公開（公告）日: 2018-10-19
• 發(fā)明（設(shè)計(jì)）人: 王元園;羅凱;楊山禮
• 申請（專利權(quán)）人: 長沙瑞騰信息技術(shù)有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 暫無信息
• 代理人: 暫無信息

本實(shí)用新型公開了一種新型嵌入式計(jì)算模塊，包括CPU、內(nèi)存顆粒芯片、系統(tǒng)啟動芯片、顯示芯片、PCIE總線擴(kuò)展芯片、網(wǎng)絡(luò)芯片、SATA芯片、USB芯片、PS/2芯片、音頻芯片和CPCI?E連接器，所述CPU分別連接內(nèi)存顆粒芯片、系統(tǒng)啟動芯片、顯示芯片和PCIE總線擴(kuò)展芯片。本實(shí)用新型的新型嵌入式計(jì)算模塊，核心為飛騰1500A?4 CPU，飛騰1500A?4 CPU是由國防科學(xué)技術(shù)大學(xué)自主研發(fā)的高性能通用64位CPU，為是基于ARMv8體系結(jié)構(gòu)的最新系列處理器Cortex?A57進(jìn)行設(shè)計(jì)的，為四核四線程；主要面向嵌入式、桌面及高端嵌入式系統(tǒng)等應(yīng)用領(lǐng)域，另外，還采用其他的集成器件實(shí)現(xiàn)端口擴(kuò)展以及信號轉(zhuǎn)換功能，結(jié)構(gòu)極為緊湊，能完成CPCI?E嵌入式的各種功能。

技術(shù)領(lǐng)域

本實(shí)用新型涉及計(jì)算機(jī)領(lǐng)域，具體是一種新型嵌入式計(jì)算模塊。

背景技術(shù)

嵌入式計(jì)算模塊又稱CPCI-E計(jì)算模塊，是應(yīng)用于CPCI-E系統(tǒng)中的模塊。

現(xiàn)有的嵌入式計(jì)算模塊結(jié)構(gòu)較為復(fù)雜，而且擴(kuò)展接口較少，不利于模塊的精簡和小型化，且擴(kuò)展性能較差。

另外，關(guān)鍵用戶所使用的核心計(jì)算機(jī)，都是以高性能計(jì)算、存儲數(shù)據(jù)等應(yīng)用為主的嵌入式為核心。長期以來，嵌入式的軟硬件多為美國設(shè)計(jì)生產(chǎn)制造，自主權(quán)掌握在別人手里，隨時(shí)面臨芯片禁運(yùn)、黑客攻擊等風(fēng)險(xiǎn)，特別是“斯諾登”事件，更加促使我國加快國產(chǎn)軟硬件平臺關(guān)鍵技術(shù)研發(fā)的步伐。因此，在國家大力的推動國產(chǎn)化的浪潮下，大力迅速發(fā)展基于國產(chǎn)軟硬件平臺的嵌入式來保證國家的數(shù)據(jù)信息系統(tǒng)的安全是必須的。

因此，有必要設(shè)計(jì)一種新型嵌入式計(jì)算模塊。

實(shí)用新型內(nèi)容

本實(shí)用新型的目的在于提供一種新型嵌入式計(jì)算模塊，以解決上述背景技術(shù)中提出的問題。

為實(shí)現(xiàn)上述目的，本實(shí)用新型提供如下技術(shù)方案：

一種新型嵌入式計(jì)算模塊，包括CPU、內(nèi)存顆粒芯片、系統(tǒng)啟動芯片、顯示芯片、PCIE 總線擴(kuò)展芯片、網(wǎng)絡(luò)芯片、SATA芯片、USB芯片、PS/2芯片、音頻芯片和CPCI-E連接器，所述CPU分別連接內(nèi)存顆粒芯片、系統(tǒng)啟動芯片、顯示芯片和PCIE總線擴(kuò)展芯片，顯示芯片輸出1路VGA模擬信號和2路DVI-D數(shù)字信號到CPCI-E連接器，CPU的1組X8PCIE 信號與PCIE總線擴(kuò)展芯片的輸入端口相連，PCIE總線擴(kuò)展芯片擴(kuò)展出1路X4PCIE信號和4路X1PCIE信號作為輸出端口，輸出到CPCI-E連接器；CPU的1組X8PCIE信號與 PCIE總線擴(kuò)展芯片的輸入端口相連，PCIE總線擴(kuò)展芯片擴(kuò)展出8路X1PCIE信號作為輸出端口，其中：(1)1路X1 PCIE2.0接口經(jīng)過USB芯片擴(kuò)展出2路USB3.0信號和2路USB2.0信號，其中，2路USB3.0信號輸出到CPCI-E連接器；1路USB2.0信號接PS/2芯片，PS/2芯片輸出的PS/2信號接CPCI-E連接器，1路USB2.0信號接音頻芯片，音頻芯片輸出的音頻信號接CPCI-E連接器；(2)1路X1 PCIE2.0接口經(jīng)USB芯片擴(kuò)展出4路 USB2.0信號，直接與CPCI-E連接器相連；(3)1路X1 PCIE2.0總線經(jīng)SATA芯片擴(kuò)展出 4路SATA接口，其中，1路SATA接口與MSATA連接器相連，3路SATA接CPCI-E連接器； (4)4路X1 PCIE2.0總線經(jīng)4顆網(wǎng)絡(luò)芯片擴(kuò)展出4路千兆以太網(wǎng)接口，直接與CPCI-E連接器相連；CPU的1組X8PCIE信號作為輸出端口直接與CPCI-E連接器相連。

作為本實(shí)用新型的進(jìn)一步技術(shù)方案：所述的內(nèi)存顆粒芯片為MT41J512M8型集成器件； SATA芯片為Marvell 88SE9215型集成器件；所述的啟動芯片為S25FS128型集成器件；USB 芯片為UPD720201型集成器件；網(wǎng)絡(luò)芯片為Intel82574型集成器件，顯示芯片采用AMDE6460型集成器件。

作為本實(shí)用新型的進(jìn)一步技術(shù)方案：所述CPU采用飛騰1500A-4型集成器件。