[實用新型]用于部件認證的裝置有效
| 申請號: | 201820027364.2 | 申請日: | 2018-01-08 |
| 公開(公告)號: | CN208027346U | 公開(公告)日: | 2018-10-30 |
| 發明(設計)人: | 杰里米·賴斯;羅里·布坎南 | 申請(專利權)人: | 半導體元件工業有限責任公司 |
| 主分類號: | G06F13/30 | 分類號: | G06F13/30 |
| 代理公司: | 北京派特恩知識產權代理有限公司 11270 | 代理人: | 王琳;姚開麗 |
| 地址: | 美國亞*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 延遲級 延遲鏈 傳播路徑 輸出 仲裁器 串聯 配置 接收輸入信號 本實用新型 非線性變換 輸出表示 信號輸入 時間差 信號沿 組合器 認證 傳播 量化 響應 | ||
1.一種用于部件認證的裝置,其特征在于,包括:
第一延遲鏈,所述第一延遲鏈包括以串聯方式連接的多個第一延遲級;
第二延遲鏈,所述第二延遲鏈包括以串聯方式連接的多個第二延遲級,其中所述第一延遲鏈具有與所述第二延遲鏈相同數量的延遲級;
信號輸入,被配置為接收輸入信號,所述輸入信號被配置成沿著包括至少一個第一延遲級的第一傳播路徑傳播并沿著包括至少一個第二延遲級的第二傳播路徑傳播;
多個控制輸入,每個控制輸入被配置成將所述第一傳播路徑改變為包括相應第二延遲級,并將所述第二傳播路徑改變為包括相應第一延遲級,每個控制輸入控制相應第一延遲級和相應第二延遲級;
仲裁器,所述仲裁器被配置成將所述第一延遲鏈的第一輸出與所述第二延遲鏈的第二輸出之間的時間差量化成由多比特輸出表示的多個時間倉;和
組合器,所述組合器被配置成基于所述多比特輸出的非線性變換來提供響應輸出。
2.根據權利要求1所述的裝置,其中,所述仲裁器包括多個比較器,每個比較器被配置成將所述第一輸出與所述第二輸出進行比較以確定兩者之間的相應時間差,每個比較器包括相應時間延遲,其中所述多比特輸出具有均勻概率密度函數。
3.根據權利要求1所述的裝置,其中,每個時間倉由一對相鄰多比特輸出、具有最小值的單個多比特輸出和具有最大值的單個多比特輸出中的一者表示。
4.根據權利要求1所述的裝置,其中,所述非線性變換是有符號的最大概率密度函數,其被配置成降低在所述有符號的最大概率密度函數的均值處出現所述多個時間倉的概率。
5.根據權利要求1所述的裝置,其中,每個延遲級是多路復用器,由相應控制輸入控制以選擇來自所述第一延遲鏈的延遲級的輸出和來自所述第二延遲鏈的延遲級的輸出中的一者。
6.根據權利要求1所述的裝置,其中,所述裝置還包括線性反饋移位寄存器LFSR的多個輸出,每個輸出連接到相應控制輸入,所述LFSR被配置成使所述多個控制輸入隨機化。
7.根據權利要求1所述的裝置,其中,所述組合器被配置成基于多個多比特輸出的非線性變換來提供響應輸出,每個多比特輸出是從連接到相應第一延遲鏈和相應第二延遲鏈的相應仲裁器接收的。
8.一種用于部件認證的裝置,其特征在于,包括:
信號輸入,被配置為成接收輸入信號,所述輸入信號沿著包括以串聯方式連接的多個第一延遲級中的至少一個第一延遲級的第一傳播路徑延遲,并沿著包括以串聯方式連接的多個第二延遲級中的至少一個第二延遲級的第二傳播路徑延遲,其中所述第一延遲級具有與所述第二延遲級相同數量的延遲級;
多個控制輸入,所述多個控制輸入被配置成將所述第一傳播路徑改變為包括所述第二延遲級中的至少一個第二延遲級,并將所述第二傳播路徑改變為包括所述第一延遲級中的至少一個第一延遲級,每個控制輸入被配置成控制相應第一延遲級和相應第二延遲級;
仲裁器,所述仲裁器被配置成將所述第一傳播路徑的第一輸出與所述第二傳播路徑的第二輸出之間的時間差量化成由多比特輸出表示的多個時間倉;和組合器,所述組合器被配置成用非線性變換來變換所述多比特輸出以提供響應輸出。
9.根據權利要求8所述的裝置,其中,所述裝置還包括以相應時間延遲來延遲每個所述時間倉,其中所述多比特輸出具有均勻概率密度函數。
10.一種用于部件認證的裝置,其特征在于,包括:
信號輸入,被配置為成接收輸入信號,所述輸入信號被配置成沿著包括以串聯方式連接的多個第一多路復用器中的至少一個第一多路復用器的第一傳播路徑傳播,并沿著包括以串聯方式連接的多個第二多路復用器中的至少一個第二多路復用器的第二傳播路徑傳播;
多個控制輸入,每個控制輸入選擇相應第一多路復用器的兩個輸入中的一個輸入和相應第二多路復用器的兩個輸入中的一個輸入,以將所述第一傳播路徑改變為包括所述相應第二多路復用器,并將所述第二傳播路徑改變為包括所述相應第一多路復用器;
仲裁器,所述仲裁器被配置成將所述第一傳播路徑的第一輸出與所述第二傳播路徑的第二輸出之間的時間差量化成由多比特輸出表示的多個時間倉,每個所述時間倉包括相應時間延遲,其中所述多比特輸出具有均勻概率密度函數;和
組合器,所述組合器被配置成通過用所述多比特輸出的有符號的最大概率函數進行的變換來提供響應輸出,其中所述多個時間倉的概率在所述有符號的最大概率密度函數的均值處降低。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于半導體元件工業有限責任公司,未經半導體元件工業有限責任公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201820027364.2/1.html,轉載請聲明來源鉆瓜專利網。





