[發明專利]晶體諧振器與控制電路的集成結構及其集成方法

在審

• 申請號: 201811647881.0
• 申請日: 2018-12-29
• 公開（公告）號: CN111384919A
• 公開（公告）日: 2020-07-07
• 發明（設計）人: 秦曉珊
• 申請（專利權）人: 中芯集成電路（寧波）有限公司上海分公司
• 主分類號: H03H9/205
• 分類號: H03H9/205;H03H3/02
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

1.一種晶體諧振器與控制電路的集成方法，其特征在于，包括：

提供器件晶圓，所述器件晶圓中形成有控制電路；

在所述器件晶圓中形成下空腔，所述下空腔具有位于所述器件晶圓背面的開口；

在所述器件晶圓的背面上形成包括上電極、壓電晶片和下電極的壓電諧振片，所述壓電諧振片對應所述下空腔，以及形成第一連接結構，用于使所述壓電諧振片的上電極和下電極通過所述第一連接結構電性連接至所述控制電路；

在所述器件晶圓的背面上形成封蓋層，所述封蓋層遮罩所述壓電諧振片，并與所述壓電諧振片及所述器件晶圓圍成所述晶體諧振器的上空腔；以及，

在所述器件晶圓的背面上鍵合半導體芯片，以及形成第二連接結構，所述半導體芯片通過所述第二連接結構電性連接至所述控制電路。

2.如權利要求1所述的晶體諧振器與控制電路的集成方法，其特征在于，所述器件晶圓包括基底晶圓和形成在所述基底晶圓上的介質層。

3.如權利要求2所述的晶體諧振器與控制電路的集成方法，其特征在于，所述基底晶圓為絕緣體上硅基底晶圓，包括沿著由所述背面至所述正面的方向依次層疊設置的底襯層、掩埋氧化層和頂硅層。

4.如權利要求1所述的晶體諧振器與控制電路的集成方法，其特征在于，所述下空腔的形成方法包括：從所述器件晶圓的正面刻蝕所述器件晶圓，以形成所述晶體諧振器的下空腔，并從所述器件晶圓的背面減薄所述器件晶圓，以暴露出所述下空腔，并在所述器件晶圓的正面鍵合封蓋基板,以封閉所述下空腔在器件晶圓正面的開口；

或者，所述下空腔的形成方法包括：從所述器件晶圓的背面刻蝕所述器件晶圓，以形成所述晶體諧振器的下空腔。

5.如權利要求4所述的晶體諧振器與控制電路的集成方法，其特征在于，所述器件晶圓包括絕緣體上硅襯底，包括沿著由背面至正面的方向依次層疊設置的底襯層、掩埋氧化層和頂硅層；

其中，通過背面刻蝕所述器件晶圓以形成下空腔之前還包括去除所述底襯層和掩埋氧化層，以及從所述器件晶圓的背面刻蝕所述器件晶圓包括刻蝕所述頂硅層，以形成所述下空腔。

6.如權利要求1所述的晶體諧振器與控制電路的集成方法，其特征在于，所述壓電諧振片的形成方法包括：

在所述器件晶圓背面的設定位置上形成下電極；

鍵合壓電晶片至所述下電極；

在所述壓電晶片上形成所述上電極；或者，

所述壓電諧振片的上電極和下電極形成在壓電晶片上，三者作為整體鍵合至所述器件晶圓的背面上。

7.如權利要求6所述的晶體諧振器與控制電路的集成方法，其特征在于，形成所述下電極的方法包括蒸鍍工藝或薄膜沉積工藝；以及，形成所述上電極的方法包括蒸鍍工藝或薄膜沉積工藝。

8.如權利要求1所述的晶體諧振器與控制電路的集成方法，其特征在于，所述控制電路包括第一互連結構和第二互連結構，所述連接結構包括第一連接件和第二連接件；

其中，所述第一連接件連接所述第一互連結構和所述壓電諧振片的下電極，所述第二連接件連接所述第二互連結構和所述壓點諧振片的上電極。

9.如權利要求8所述的晶體諧振器與控制電路的集成方法，其特征在于，在形成所述下電極之前，形成所述第一連接件；其中，

所述第一連接件包括位于所述器件晶圓中的第一導電插塞，所述第一導電插塞的兩端分別用于與所述第一互連結構和所述下電極電連接；

或者，所述第一連接件包括位于所述器件晶圓中的第一導電插塞以及位于所述器件晶圓背面且與所述第一導電插塞的一端電連接的第一連接線，所述第一導電插塞的另一端與所述第一互連結構電連接，所述第一連接線與所述下電極電連接；

或者，所述第一連接件包括位于所述器件晶圓中的第一導電插塞以及位于所述器件晶圓正面且與所述第一導電插塞的一端電連接的第一連接線，所述第一導電插塞的另一端與下電極電連接，所述第一連接線與所述第一互連結構電連接。