[發明專利]一種基于絕緣體上硅工藝的相變存儲器結構

在審

• 申請號: 201811647415.2
• 申請日: 2018-12-29
• 公開（公告）號: CN109728024A
• 公開（公告）日: 2019-05-07
• 發明（設計）人: 景蔚亮;陳邦明
• 申請（專利權）人: 上海新儲集成電路有限公司
• 主分類號: H01L27/24
• 分類號: H01L27/24;H01L45/00
• 代理公司: 上海申新律師事務所 31272
• 代理人: 俞滌炯

本發提供一種基于絕緣體上硅工藝的相變存儲器結構，屬于半導體技術領域，包括：絕緣體層；沉積襯底；阱區；多個存儲器單元，形成在n型阱區上并構成存儲器單元陣列，位于同一行的多個存儲器單元之間由淺溝槽隔離，位于相鄰兩行的多個存儲器單元之間由深溝槽隔離；存儲器單元由位于上方的存儲部分和位于下方的選通部分構成，選通部分包括由上至下依次連接的頂部電極、覆蓋層、相變材料、電熱電極以及接觸孔，存儲部分為PN結結構；多個字線，連接同一行的存儲器單元；多個位線，連接同一列的存儲器單元。本發明的有益效果：減少基于絕緣體上硅工藝的相變存儲器結構工藝步驟和復雜度。

技術領域

本發明涉及半導體技術領域，尤其涉及一種基于絕緣體上硅工藝的相變存儲器結構。

背景技術

絕緣體上硅(Silicon On Insulator，SOI)絕緣體上硅技術是指在半導體制造中使用分層硅-絕緣體-硅襯底代替傳統硅襯底，尤其是微電子，以減少寄生器件電容，從而提高性能。優點是可以較易提升時脈，并減少電流漏電成為省電的IC，在工藝上還可以省略部分光掩模以節省成本，因此不論在工藝上或是電路上都有其優勢。

全耗盡絕緣體上硅(fully-depleted silicon-on-insulator，FD-SOI)是將絕緣體上硅進行全耗盡溝道的處理，更加優化了包括漏電流在內的絕緣體上硅的性能。

相變存儲器(Phase-change memory，PCM)是一種非易失性存儲器裝置。參數隨機存取存儲器(parameter random access memory，PRAM)使用含一種或多種硫族化物的玻璃(Chalcogenide glass)制成，目前的主流為GeSbTe系合金。硫屬玻璃的特性是，經由加熱可以改變它的狀態，成為晶體(Crystalline)或非晶體(Amorphous)。這些不同狀態具有相應的電阻值。因此PRAM可以用來存儲不同的數值。它是未來可能取代快閃存儲器的技術之一。

全耗盡絕緣體上硅工藝的入門成本要比鰭式場效應管低，同時能夠提供很好低功耗和高性能體驗；目前來看，全耗盡絕緣體上硅工藝的設計成本比鰭式場效應管更低；像射頻、嵌入式非易失性存儲器這樣的應用使用全耗盡絕緣體上硅工藝將會更加有效。

發明內容

針對現有技術中存在的問題，本發明涉及一種基于絕緣體上硅工藝的相變存儲器結構。

本發明采用如下技術方案：

一種基于絕緣體上硅工藝的相變存儲器結構，包括：

晶圓襯底；

絕緣層，于所述晶圓襯底上表面沉積絕緣物質生成所述絕緣層；

沉積襯底，于所述絕緣層上表面沉積n型硅生成所述沉積襯底；

n型阱區，于所述沉積襯底上部摻雜n型雜質形成所述n型阱區，所述n型阱區的下表面高于所述沉積襯底的下表面；

多個存儲器單元，所述多個存儲器單元形成在所述n型阱區上并構成具有多行和多列的存儲器單元陣列，位于同一行的多個所述存儲器單元之間由沿所述n型阱區的上表面向下延伸到所述n型阱區內部的淺溝槽進行隔離，位于相鄰兩行的多個所述存儲器單元之間由沿所述沉積襯底的上表面向下延伸到所述絕緣層內部且低于所述沉積襯底的下表面的深溝槽進行隔離；

所述存儲器單元由位于上方的存儲部分和位于下方的選通部分構成，所述選通部分包括由上至下依次連接的頂部電極、覆蓋層、相變材料、電熱電極以及接觸孔，所述接觸孔由上到下延伸至所述存儲器單元的p型摻雜區的上表面，所述電熱電極一端連接所述相變材料，另一端設置在所述接觸孔的內壁，所述存儲部分包括與所述接觸孔連接的所述p型摻雜區和位于所述p型摻雜區下方的所述n型阱區，所述p型摻雜區由位于同一行的相鄰所述淺溝槽之間的所述n型阱區的上部摻雜p型雜質后形成，所述p型摻雜區和所述n型阱區構成PN結二極管；