[發(fā)明專利]發(fā)送裝置、神經(jīng)網(wǎng)絡(luò)處理器芯片、組合裝置以及電子設(shè)備

在審

• 申請?zhí)枺?/td>: 201811646712.5
• 申請日: 2018-12-29
• 公開（公告）號: CN111382117A
• 公開（公告）日: 2020-07-07
• 發(fā)明（設(shè)計）人: 不公告發(fā)明人
• 申請（專利權(quán)）人: 上海寒武紀信息科技有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78;G06N3/063
• 代理公司: 北京華進京聯(lián)知識產(chǎn)權(quán)代理有限公司 11606
• 代理人: 孫巖

1.一種發(fā)送裝置，其特征在于，所述發(fā)送裝置設(shè)置于芯片中，所述裝置包括：發(fā)送配置電路，發(fā)送控制電路以及發(fā)送端口電路；所述發(fā)送控制電路分別與所述發(fā)送配置電路、所述發(fā)送端口電路相連。

2.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述發(fā)送配置電路包括配置信息獲取電路和配置信息解析電路；所述配置信息獲取電路分別與所述配置信息解析電路、所述發(fā)送控制電路相連。

3.根據(jù)權(quán)利要求2所述的裝置，其特征在于，所述裝置與存儲器、相連，其中，所述存儲器與發(fā)送端口電路相連，所述存儲器用于存儲待發(fā)送數(shù)據(jù)。

4.根據(jù)權(quán)利要求3所述的裝置，其特征在于，存儲器包括：同步動態(tài)隨機存取存儲器或雙倍速率同步動態(tài)隨機存取存儲器。

5.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述發(fā)送配置電路、所述發(fā)送控制電路分別與主操作端連接。

6.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述發(fā)送配置電路，發(fā)送控制電路以及發(fā)送端口電路之間的相連方式包括無線連接、電氣連接。

7.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述發(fā)送配置電路中生成至少一條通信描述符。

8.根據(jù)權(quán)利要求1任意一項所述的裝置，其特征在于，所述發(fā)送描述符包括待發(fā)送數(shù)據(jù)的源地址、所述待發(fā)送數(shù)據(jù)的目的地址、所述待發(fā)送數(shù)據(jù)的偏移量以及所述待發(fā)送數(shù)據(jù)的數(shù)據(jù)塊大小中的一種或幾種。

9.一種神經(jīng)網(wǎng)絡(luò)處理器芯片，其特征在于，所述芯片包括如權(quán)利要求1中所述的發(fā)送裝置。

10.根據(jù)權(quán)利要求9所述的芯片，其特征在于，所述芯片還包括計算裝置，所述發(fā)送裝置與所述計算裝置相連。

11.一種組合裝置，其特征在于，所述組合裝置包括多個如權(quán)利要求5所述的芯片，所述組合裝置中的所述芯片兩兩相連。

12.根據(jù)權(quán)利要求11所述的組合裝置，其特征在于，所述組合裝置中的上一芯片的發(fā)送端口電路與下一芯片中的接收裝置相連。

13.根據(jù)權(quán)利要求12所述的組合裝置，其特征在于，所述組合裝置中的上一芯片的發(fā)送端口電路與下一芯片中的接收裝置通過高速串行擴展線路相連。

14.一種電子設(shè)備，其特征在于，所述電子設(shè)備包括如所述權(quán)利要求9所述的神經(jīng)網(wǎng)絡(luò)處理器芯片。