[發明專利]高電子遷移率晶體管及其制造方法

在審

• 申請號: 201811639089.0
• 申請日: 2018-12-29
• 公開（公告）號: CN109817710A
• 公開（公告）日: 2019-05-28
• 發明（設計）人: 張銘宏;黃敬源;邱漢欽;廖航
• 申請（專利權）人: 英諾賽科（珠海）科技有限公司
• 主分類號: H01L29/778
• 分類號: H01L29/778;H01L29/47;H01L21/335
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 彭瑞欣;姜春咸

1.一種高電子遷移率晶體管，所述高電子遷移率晶體管包括層疊設置的硅襯底、溝道層、勢壘層和柵極，其特征在于，所述柵極包括設置在所述勢壘層上的半導體柵極和設置在所述半導體柵極頂面上的金屬柵極，所述金屬柵極底面的邊緣位于所述半導體柵極的頂面的邊緣內部。

2.根據權利要求1所述的高電子遷移率晶體管，其特征在于，所述高電子遷移率晶體管還包括絕緣間隔塊，所述絕緣間隔塊設置在所述半導體柵極的頂面上超出所述金屬柵極的底面的部分上，所述絕緣間隔塊的底面外邊緣與所述半導體柵極的頂面邊緣對齊。

3.根據權利要求2所述的高電子遷移率晶體管，其特征在于，所述絕緣間隔塊的材料選自硅的氧化物、硅的氮化物、氮化鋁、三氧化二鋁中的至少一者。

4.根據權利要求1至3中任意一項所述的高電子遷移率晶體管，其特征在于，所述高電子遷移率晶體管還包括設置在所述金屬柵極頂面上的硬掩膜。

5.根據權利要求1至3中任意一項所述的高電子遷移率晶體管，其特征在于，所述溝道層的材料包括GaN，所述勢壘層的材料包括AlGaN，所述半導體柵極的材料包括GaN。

6.根據權利要求1至3中任意一項所述的高電子遷移率晶體管，其特征在于，所述高電子遷移率晶體管還包括覆蓋所述柵極的鈍化層以及設置在所述鈍化層背離所述柵極的表面上的源極和漏極，所述源極通過貫穿所述鈍化層的源極過孔與所述勢壘層相連，所述漏極通過貫穿所述鈍化層的漏極過孔與所述勢壘層相連。

7.一種高電子遷移率晶體管的制造方法，其特征在于，所述制造方法包括：

提供硅襯底；

形成溝道層；

形成勢壘層；

形成柵極，所述柵極包括設置在所述勢壘層上的半導體柵極和設置在所述半導體柵極上的金屬柵極，所述金屬柵極底面的邊緣位于所述半導體柵極的頂面的邊緣內部。

8.根據權利要求7所述的制造方法，其特征在于，形成柵極的步驟包括：

形成半導體柵極材料層；

形成金屬材料層；

對所述金屬材料層進行構圖，以獲得所述金屬柵極；

形成絕緣間隔塊材料層；

對所述絕緣間隔塊材料層進行構圖，以獲得環繞所述金屬柵極的絕緣間隔塊；

以所述金屬柵極和所述絕緣間隔塊為掩膜，對所述半導體材料層進行刻蝕，以獲得所述半導體柵極，所述半導體柵極的頂面邊緣與所述絕緣間隔塊的底面外邊緣對齊。

9.根據權利要求8所述的制造方法，其特征在于，對所述金屬材料層進行構圖，以獲得所述金屬柵極的步驟包括：

在所述金屬材料層上形成硬掩膜，所述硬掩膜的形狀與所述金屬柵極的形狀一致；

對形成有所述硬掩膜的金屬材料層進行刻蝕，以獲得所述金屬柵極。

10.根據權利要求8所述的制造方法，其特征在于，對所述金屬材料層進行構圖，以獲得所述金屬柵極的步驟還包括：

去除所述金屬柵極頂面上的所述硬掩膜。

11.根據權利要求8至10中任意一項所述的制造方法，其特征在于，所述制造方法還包括在以所述金屬柵極和所述絕緣間隔塊為掩膜，對所述半導體材料層進行刻蝕，以獲得所述半導體柵極的步驟之后進行的以下步驟：

去除所述絕緣間隔塊。

12.根據權利要求7至10中任意一項所述的制造方法，其特征在于，所述制造方法還包括在形成柵極的步驟之后進行的：

形成鈍化層；

形成貫穿所述鈍化層的源極過孔和漏極過孔；

形成源極和漏極，所述源極通過所述源極過孔與所述勢壘層相連，所述漏極通過所述漏極過孔與所述勢壘層相連。