[發明專利]半導體器件

有效

• 申請號: 201811637034.6
• 申請日: 2018-12-29
• 公開（公告）號: CN110211613B
• 公開（公告）日: 2023-09-08
• 發明（設計）人: 金雄來;李泰龍
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C8/12
• 分類號: G11C8/12;G11C7/22
• 代理公司: 北京弘權知識產權代理有限公司 11363
• 代理人: 許偉群;郭放

1.一種半導體器件，包括：

存儲區域選擇電路，其適用于基于存儲區域地址信號和模式識別信號而產生多個存儲區域選擇信號，并且在第一模式期間激活所述多個存儲區域選擇信號之中的一個存儲區域選擇信號，或者在第二模式期間同時激活所述多個存儲區域選擇信號之中的兩個存儲區域選擇信號；

列選擇電路，其適用于基于列地址信號和所述模式識別信號而產生多個列選擇信號，并且在所述第一模式期間改變所述多個列選擇信號，或者在所述第二模式期間保持所述多個列選擇信號；以及

多個存儲區域，基于所述多個存儲區域選擇信號和所述多個列選擇信號，在所述第一模式期間所述多個存儲區域中的一個存儲區域被訪問，或者在所述第二模式期間所述多個存儲區域中的兩個存儲區域同時被訪問，

其中，所述兩個存儲區域分別被包括在不同的存儲區域中。

2.根據權利要求1所述的半導體器件，其中，在所述第一模式期間，所述存儲區域選擇電路以單位操作時間來激活所述一個存儲區域選擇信號，以及

其中，在所述第二模式期間，所述存儲區域選擇電路以所述單位操作時間激活所述兩個存儲區域選擇信號。

3.根據權利要求2所述的半導體器件，其中，所述單位操作時間包括連續訪問所述多個存儲區域之中的同一個存儲區域所需的最少時間。

4.根據權利要求1所述的半導體器件，其中，在所述第一模式期間，對于所述列地址信號的每次輸入，所述列選擇電路以當前單位操作時間產生并保持所述多個列選擇信號，并且以下一個單位操作時間改變并保持所述多個列選擇信號，

其中，在所述第二模式期間，對于所述列地址信號的每次輸入，所述列選擇電路在所述當前單位操作時間內產生并保持所述多個列選擇信號。

5.根據權利要求4所述的半導體器件，其中，所述當前單位操作時間和所述下一個單位操作時間分別包括連續地訪問所述多個存儲區域之中的同一個存儲區域所需的最少時間。

6.根據權利要求1所述的半導體器件，其中，所述多個存儲區域包括16個存儲體，

所述第一模式包括四存儲體組模式，以及

所述第二模式包括八存儲體模式。

7.一種半導體器件，包括：

多個存儲區域；

數據路徑選擇電路，其適用于基于操作模式信號、模式識別信號和多個標志信號而產生用于將所述多個存儲區域選擇性地耦接到數據路徑的多個數據路徑選擇信號，其中，在第一模式期間，所述數據路徑選擇電路以當前第一單位操作時間中的當前第二單位操作時間激活所述多個數據路徑選擇信號之中與要被訪問的一個存儲區域相對應的數據路徑選擇信號并且以下一個第一單位操作時間中的下一個第二單位操作時間激活所述數據路徑選擇信號，或者在第二模式期間，所述數據路徑選擇電路以所述當前第一單位操作時間順序激活所述多個數據路徑選擇信號之中與要被訪問的兩個存儲區域相對應的數據路徑選擇信號；

存儲區域選擇電路，其適用于基于所述操作模式信號、所述模式識別信號、存儲區域地址信號以及鎖存器源信號而產生與所述多個存儲區域相對應的多個存儲區域選擇信號，其中，在所述第一模式期間，所述存儲區域選擇電路以所述當前第一單位操作時間激活所述多個存儲區域選擇信號之中與要被訪問的所述一個存儲區域相對應的存儲區域選擇信號，或者在所述第二模式期間，所述存儲區域選擇電路以所述當前第二單位操作時間同時激活所述多個存儲區域選擇信號之中與要被訪問的所述兩個存儲區域相對應的存儲區域選擇信號；以及

列選擇電路，其適用于基于所述模式識別信號、列地址信號、反相源信號以及多個鎖存器控制信號而產生多個列選擇信號，其中，在所述第一模式期間，對于所述列地址信號的每次輸入，所述列選擇電路以所述當前第一單位操作時間產生并保持所述多個列選擇信號之中與要被訪問的所述一個存儲區域相對應的列選擇信號組并且以所述下一個第一單位操作時間改變并保持所述列選擇信號組，或者在所述第二模式期間，對于所述列地址信號的每次輸入，所述列選擇電路以所述當前第一單位操作時間同時產生并保持所述多個列選擇信號之中與要被訪問的所述兩個存儲區域相對應的列選擇信號組。