[發明專利]一種三維片上網絡垂直通道的部署方法

有效

• 申請號: 201811636711.2
• 申請日: 2018-12-29
• 公開（公告）號: CN109726479B
• 公開（公告）日: 2023-05-09
• 發明（設計）人: 李麗;傅玉祥;何書專;曹華鋒
• 申請（專利權）人: 南京寧麒智能計算芯片研究院有限公司
• 主分類號: G06F30/30
• 分類號: G06F30/30;G06N3/126
• 代理公司: 江蘇瑞途律師事務所 32346
• 代理人: 金龍

本發明公開了一種三維片上網絡垂直通道的部署方法，屬于芯片集成領域。針對現有技術中存在的三維片上網絡垂直通道的部署方法效率低、延時高的問題，本發明提供了一種三維片上網絡垂直通道的部署方法，該方法采用遺傳算法對垂直通道的數量和位置進行優化，然后對于全局搜索中搜索到的垂直通道的數量和位置，再通過局部搜索方法?禁忌搜索算法獲得在該數量和位置下垂直通道的最優分配。它可以實現三維片上網絡平均網絡延時更低、飽和吞吐率更高的效果，提高不完全連接的三維片上網絡的性能，同時降低其實現的成本。

技術領域

本發明涉及芯片集成領域，更具體地說，涉及一種三維片上網絡垂直通道的部署方法。

背景技術

三維集成技術是實現延續摩爾定律(“More?Moore”)和超越摩爾定律(“More?ThanMoore”)的一種實用、有效且具有突破性的技術。三維集成通過垂直互連和芯片堆疊帶來諸多好處，例如更高的性能、更低的功耗、更高的帶寬、更高的封裝密度和更小的面積。硅通孔(Through-Silicon-Via，TSV)是最為看好的垂直互連技術。正是因為其技術可行性高、制造復雜度低以及相較而言成本較低，基于TSV的技術得到了廣泛的應用。

三維片上網絡是片上網絡技術與三維集成技術的結合，它在網絡性能和功耗方面都比二維片上網絡有極大的改善。之前的許多工作大多專注于完全連接的三維片上網絡的研究。在完全連接的三維片上網絡中，每一層上的每個路由器分別有兩組TSV連接其上下兩個相鄰節點，這意味著TSV的數量由垂直通道的位寬和路由器的數量決定。因此，對于具有大量路由器的完全連接的三維片上網絡，其所需的TSV的數量將是巨大的。然而，由于芯片制造的良品率和TSV占用的硅面積是TSV數量的函數，所以為了提高芯片制造的良品率、降低TSV帶來的成本，在實際的芯片制造過程中必須對TSV的數量進行一定的限制，即減少垂直通道的數量。本發明研究了不完全連接的三維片上網絡，在該架構下，每一層上只有部分路由器是與其垂直方向的相鄰節點間有垂直通道的。不完全連接的三維片上網絡的研究對于三維片上網絡的實際應用具有重要的意義。

發明內容

1.要解決的技術問題

針對現有技術中存在的三維片上網絡垂直通道的部署方法效率低、延時高的問題，本發明提供了一種三維片上網絡垂直通道的部署方法，它可以實現三維片上網絡平均網絡延時更低、飽和吞吐率更高的效果，提高不完全連接的三維片上網絡的性能，同時降低其實現的成本。

2.技術方案

本發明的目的通過以下技術方案實現。

一種三維片上網絡垂直通道的部署方法，采用遺傳算法對垂直通道的數量和位置進行優化，然后對于全局搜索中搜索到的垂直通道的數量和位置，再通過禁忌搜索算法獲得在該數量和位置下垂直通道的最優分配。

更進一步的，遺傳算法中將垂直通道的位置用染色體進行如下表示：將對應垂直通道的數量和位置的一個解編碼為一串二進制數字的有序序列，其中每個基因代表一個可選的垂直通道的位置，基因i處的值為‘1’，這意味著路由器i處存在垂直通道，如果基因值為‘0’的話，則表示該路由器位置上沒有垂直通道，i為自然數。

更進一步的，對于一個規模為m×n×k的對齊或者不對齊的三維片上網絡，一個染色體中的基因的數量分別是m×n和m×n×(k-1)。

更進一步的，禁忌搜索算法步驟如下：1)對問題編碼，設置目標函數；2)產生初始解，置空禁忌表；3)生成當前解的領域，根據目標函數對候選解進行評價，選出候選解；4)判斷候選解是否滿足藐視準則，若滿足則替換最早進入禁忌表的對象，更新最優解；5)判斷候選解是否在禁忌表中，若在禁忌表中，則用當前解重新生成領域解，重復步驟3-步驟5；6)當迭代發現的最好解無法改進或者達到確定迭代步數時，禁忌搜索算法終止。